【課題】両面に金属膜が形成された金属化フィルムを厚み方向に重ね合わせたフィルムコンデンサにおいて、対向する分割電極同士を位置ずれすることなく重ね合わせる。
【解決手段】検出ユニット（36）により第１の金属化フィルム（21）における第１の分割電極（21a）の分割位置を検出し、検出ユニット（36）で検出された分割位置に基づいて、除去ユニット（37）により第２の金属化フィルム（22）の金属膜（20b）を分割して第２の分割電極（22a）を形成し、第１及び第２の分割電極（21a,22a）とがそれぞれ対向するように、第１及び第２の金属化フィルム（21,22）を重ね合わせる。 （もっと読む）

【課題】誘電体組成物及びこれを用いた積層セラミックキャパシタ内蔵型低温同時焼成セラミック基板を提供すること。
【解決手段】主成分として８０ｗｔ％以上のＢａＴｉＯ_３と、副成分として２０ｗｔ％以下のＣｕＢｉ_２Ｏ_４及びＺｎＯ−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラスを含む誘電体組成物と、セラミックシートの内部電極が印刷された複数のセラミックグリーンシートが積層されたセラミック積層体の内部に、複数の誘電体層と、前記誘電体層の間に形成され前記セラミックシートの内部電極に接続された複数のキャパシタの内部電極を含み、上記誘電体組成物を含む積層セラミックキャパシタ内蔵型低温同時焼成セラミック基板を提供する。 （もっと読む）

【課題】コンデンサ素子内蔵多層配線基板において、小型化・接続信頼性および電気特性を満足できない。
【解決手段】本発明の一実施形態にかかるコンデンサ素子７は、複数の電極層５および複数の誘電体層６を積層して成る積層体と、前記複数の電極層５に対して積層方向に前記積層体を貫通する貫通孔９内に導体を充填して前記積層体と同時焼成して成り、積層方向に平行な断面形状が台形状である引き出し電極部１０と、を備えたことを特徴とする。 （もっと読む）

【課題】キャパシタの静電容量が大きくなる場合であっても所望の高周波特性が得られると共に、キャパシタが簡易な電極構造で回路基板に内蔵されるキャパシタ内蔵基板を提供する。
【解決手段】下部共通電極１２と、下部共通電極１２の上に相互に分離されて形成され、下部共通電極１２と電気的に結合する複数の誘電体部１４と、複数の誘電体部１４の間及び横領域に形成された絶縁層１６と、誘電体部１４及び絶縁層１６の上に形成され、複数の誘電体部１４に電気的に結合する上部共通電極１８とにより構成されるキャパシタＣを含む。 （もっと読む）

【課題】配線基板に内蔵させた場合における導通不良を低減させることができる配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及びこれを備えた配線基板を提供する。
【解決手段】複数のセラミック層、及びセラミック層間に配置された複数の内部電極層とを有するコンデンサ本体部と、セラミック材料から構成されたコンデンサ端部とを備えるコンデンサの製造方法であって、セラミックグリーンシート２５，２８の表面にかつコンデンサ本体部となる領域に、内部電極パターン２３，２６を形成する工程と、セラミックグリーンシート２２の表面にかつコンデンサ端部に、コンデンサ端部の一部となるセラミックパターン２１を形成する工程とを備えるコンデンサの製造方法が提供される。 （もっと読む）

【課題】特に小型・薄型化に適し、高周波特性に優れたコンデンサおよびそれを用いた複合部品を提供することを目的とするものである。
【解決手段】導電性を有する基板１１に一つ以上の貫通孔１０を設け、前記貫通孔１０の内壁に誘電体層１２を設け、この誘電体層１２を設けた貫通孔１０の内部に電極部１３を設け、前記基板１１の端部に基板１１と接続された一方の接続端子１６を設け、前記電極部１３の少なくとも片面に他方の接続端子１５を設けた構成とする。 （もっと読む）

本発明の一実施形態は、複数の受動素子をダイアセンブリの中に集積するための技術である。キャパシタ、インダクタ、またはレジスタは、複数の集積ダイの中の上部のダイと下部のダイとの間のスペーサに接して集積される。複数のコンダクタは、前記キャパシタ、インダクタ、またはレジスタを前記上部のおよび下部のダイに接続するために、前記キャパシタ、インダクタ、またはレジスタに取り付けられる。

（もっと読む）

プリント配線板（ＰＷＢ）は、受動回路素子（１０５）からなる積み重ねられた中間層パネル（１００１、１００２、１００３、．．．）を有する。受動素子（１０５）は、電極終端がキャパシタ電極（１７０、１８０）のフットプリント内に位置付けられるキャパシタを含むことができる。したがってキャパシタ終端が、狭い間隔で離間して配置されるため、中間層内のループ・インダクタンスに対するキャパシタの寄与が減る。また電極フットプリント内にキャパシタ終端があることによって、キャパシタを形成する際に用いられるＰＷＢボード表面積が減る。キャパシタ終端は、回路導体（１０２１、１０２２）によって接続される。
（もっと読む）