【課題】積層セラミック電子部品の実装時の姿勢を安定させるため、セラミック素体表面に直接めっきによって薄くフラットな外部導体を形成することが有効であるが、この外部導体となるめっき膜の析出の効率を高め得る積層セラミック電子部品の構造を提供する。
【解決手段】セラミック素体２の外表面に曲面部２３〜２６を設け、セラミック素体２の内部に配置された内部導体５〜１０を曲面部２３〜２６ならびに主面１７および１８に露出させ、めっき析出の起点となるようにする。外部導体１４における、めっき膜からなる下地層４３は、内部導体５〜１０の露出部を直接覆うように形成される。 （もっと読む）

【課題】セラミックコンデンサを利用することで、ＡＣラインのノイズ吸収フィルタ等を構成する複数のコンデンサと抵抗との異なる種類の電子部品を一体化することができ、耐熱性が良好で、サイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができるコンデンサモジュールを提供する。
【解決手段】セラミック基板１２内に形成され、一端が第１入出力端子１４ａに接続された２つの第１Ｘコンデンサ電極１６ａと、セラミック基板１２内に形成され、一端が第２入出力端子１４ｂに接続され、且つ、それぞれ第１Ｘコンデンサ電極１６ａに対向する２つの第２Ｘコンデンサ電極１６ｂと、セラミック基板１２の上面１２ｕに形成され、第１入出力端子１４ａと第２入出力端子１４ｂ間に接続された１つの抵抗体１８とを有する。 （もっと読む）

【課題】本発明は、電極連結性を制御して容量を確保することができる積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明による積層セラミック電子部品は、セラミック本体１０と、この前記セラミック本体１０の内部に形成され、中央部７０及び前記この中央部７０から縁に向かって薄くなるテーパ部５０を有する内部電極３０、３１と、を含む。前記内部電極３０、３１の面積に対する前記テーパ部５０の面積の比率は、３５％以下であることを特徴とする。本発明によると、小型及び高容量の積層型セラミックキャパシタにおいても、電極連結性を制御することにより所望の容量を確保することができる。 （もっと読む）

【課題】結晶性の高いペロブスカイト型複合酸化物粒子を得ることのできるペロブスカイト型複合酸化物の製造方法およびその製造装置を提供する。
【解決手段】この発明にかかるペロブスカイト型複合酸化物の製造方法では、一般式ＡＢＯ₃（ＡはＢａ、ＣａおよびＳｒのうちの少なくとも１つを含み、Ｂは少なくともＴｉを含む）で表されるペロブスカイト型複合酸化物の製造方法であり、少なくとも酸化チタン粉末を含んだ原料液を密封容器の内部で加熱し、前記加熱された原料液にＡサイト成分を構成する元素の水酸化物を加えて反応させる反応工程を含む。したがって、結晶性の高いペロブスカイト型複合酸化物粒子を得ることができる。 （もっと読む）

【課題】結晶粒のサイズを制御し、誘電体膜を貫通する結晶粒界やクラックの発生を抑制することによって、リーク電流の少ない高性能のキャパシタを提供する。
【解決手段】電極３，５の間に誘電体膜４が挟持されてなるキャパシタであって、誘電体膜４は、アルカリ土類金属と遷移金属との酸化物に、アルカリ土類金属の炭酸塩を０．１〜１０ｍｏｌ％の範囲で含む。 （もっと読む）

【課題】 外部電極における下地電極の厚みが薄い場合でも、湿中負荷試験における不良を少なくできる積層セラミックコンデンサを提供する。
【解決手段】 誘電体層５と内部電極層７とが交互に積層されたコンデンサ本体１と、該コンデンサ本体１の前記内部電極層７が露出した端面１ａおよび該端面１ａに隣接する側面１ｂに設けられた下地電極３および該下地電極３上に設けられた被覆電極とを含む外部電極とを具備する積層セラミックコンデンサにおいて、前記下地電極３は、銅を主成分とし、かつ亜鉛を含み、緻密度が９６％以上であり、前記下地電極３の前記コンデンサ本体１の前記端面１ａ側における厚みが２０μｍ以下である。 （もっと読む）

【課題】
積層セラミックコンデンサの内部電極の導電材の収縮は通常異なるので、収縮量の差により内部電極が途切れ、クラックやはがれの原因になってしまう。
【解決手段】
酸化物導電ペーストの導電材料として誘電体と焼結温度が近い亜鉛を含む酸化物を用いることにより、被覆率の高い内部電極を持つ積層電子部品が得られた。さらに、Ａｌ、Ｇａ、Ｓｉ、Ｓｎのいずれかを含む亜鉛を主成分とした導電性酸化物を用いることにより、必要とする導電性、焼結温度、焼結挙動を制御することが可能になる。これにより、途切れの無い導電性の良い内部電極をもつ積層電子部品が得られた。 （もっと読む）

【課題】本発明は、小型化及び高容量化を具現するとともに、音響ノイズを低減するチップ型積層キャパシタに関する。
【解決手段】本発明の一実施例によるチップ型積層キャパシタは、グレインの平均サイズの１０倍以上であり、３μｍ以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第１及び第２外部電極と、一端は上記第２外部電極が形成される上記セラミック本体の一端部面と第１マージンを形成し、他端は第１外部電極に引き出される第１内部電極と、一端は上記第１外部電極が形成される上記セラミック本体の他端部面と第２マージンを形成し、他端は第２外部電極に引き出される第２内部電極と、を含み、上記第１マージンと第２マージンとは、２００μｍ以下の条件で相違する幅を有することができる。 （もっと読む）

【課題】高い放熱性と誘電率とを有する高誘電絶縁シートを提供する。
【解決手段】溶媒可溶性ポリマーと、前記溶媒可溶性ポリマー中に分散する、高誘電率微粒子および熱伝導性微粒子とを含む高誘電絶縁放熱シートであって前記熱伝導性微粒子が、非球状であり、前記熱伝導性微粒子の長径方向と、前記高誘電絶縁放熱シートの厚さ方向との間の角度が、平均して、６０°以下である高誘電絶縁放熱シートとする。 （もっと読む）

【課題】インダクタンスを低減すると共に、有効電極面積の減少を抑えて小型化することが可能な薄膜キャパシタ、多層配線基板、および半導体装置を提供する。
【解決手段】誘電体層の上面に第１極性の電極層、前記誘電体層の下面に第２極性の電極層を有し、特定位置の周りに配置された複数の第１容量素子と、前記誘電体層の上面に前記第２極性の電極層、前記誘電体層の下面に前記第１極性の電極層を有し、前記特定位置の周りに前記複数の第１容量素子と交互に配置された複数の第２容量素子と、前記特定位置に設けられ、前記複数の第１容量素子のすべての第１極性の電極層および前記複数の第２容量素子のすべての第１極性の電極層を接続する単一の共通接続孔と、前記共通接続孔の周りに設けられ、前記複数の第１容量素子の各々の第２極性の電極層を、隣接する前記第２容量素子の第２極性の電極層に接続する複数の個別接続孔とを備えた薄膜キャパシタ。 （もっと読む）

【課題】表層電極において接続信頼性の高い突起状導体を形成することができる電子部品の製造方法を提供すること。
【解決手段】セラミックコンデンサのカバー層部１０８は、各ビア導体１３１の周囲となる位置のセラミック絶縁層１５０間に複数の段差補正用絶縁層１５１を介在させた状態で形成される。フォトレジストフィルム１８０の露光時には、突起状導体を形成するための形成予定領域Ｒ１の外側領域Ｒ２を感光させるべく入射したレーザ２０２が、表層電極１１１に当たって向きを変え形成予定領域Ｒ１の反対側である外側領域Ｒ２に反射するように露光を行う。フォトレジストフィルム１８０を現像して、開口部を有するめっきレジストを形成し、開口部を介して露出する表層電極１１１に対してめっきを施すことにより突起状導体を形成する。 （もっと読む）

【課題】中間層部の緻密化を図り、信頼性の高い電子部品を提供すること。
【解決手段】セラミックコンデンサ１０１は、複数のセラミック誘電体層１０５及び複数の内部電極層１４１，１４２を積層してなる電極積層部１０７と、電極積層部１０７の外面を覆うように設けられたカバー層部１０８と、電極積層部１０７の積層途中となる位置に設けられた中間層部１０９と、電極積層部１０７の積層方向に延びて複数の内部電極層１４１，１４２に接続された複数のコンデンサ内ビア導体１３１，１３２とを備える。中間層部１０９は、自身の厚さの１／１０以下の粒径を持つ金属粒子１５４がセラミック粒子に対して１体積％以上３０体積％以下の割合で混合された材料により形成されている。 （もっと読む）

【課題】拘束層材料と素子層材料の電子特性との相対的な関係を選択することにより、側電極の深さを全体的な電気の影響を最小限に抑える。
【解決手段】電子部品およびその製造方法は、まず、第二電子特性を有する拘束層を第一電子特性を有する素子層に形成する。前記電子部品の特性は、前記第一電子特性によって主に影響される。その後、両方の拘束層及び素子層を焼結温度で焼結する。第一電子特性と第二電子特性との関係を選択することにより、電子部品の特性が安定になる。 （もっと読む）

【課題】本発明は、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明による積層セラミック電子部品は、内部電極及び誘電体層を含み、上記内部電極の一部が露出する接続面を一つ以上有する本体部と、上記接続面に結合して上記内部電極と電気的に連結される外部電極と、上記接続面において露出する内部電極の少なくとも一部を遮蔽するように上記接続面に用意される保護層と、を含み、上記内部電極全体の幅に対して上記保護層によって遮蔽される内部電極の露出した幅の比率は、０．８から０．９倍を有する。本発明によると、内部電極が外部に露出する本体部の表面における外部電極との距離が相対的に近い領域に内部電極を遮蔽することができる保護層を用意することで、異物浸透による絶縁抵抗の劣化、信頼性の低下及び接触性の不良を防止することができる。 （もっと読む）

【課題】焼付層の応力によるクラックの発生と、めっき液の浸入による絶縁不良の発生とを防止できる積層コンデンサ及び積層コンデンサの製造方法を提供する。
【解決手段】積層コンデンサ１では、内部電極６Ａ，６Ｂから積層体２の端面に引き出される引出導体１２Ａ，１２Ｂの全部を覆うように焼付層１７Ａ，１７Ｂが形成されている。これにより、めっき層１８Ａ，１８Ｂの形成の際にめっき液が内部電極６Ａ，６Ｂ側に浸入することが防止され、絶縁不良の発生を防止できる。また、焼付層１７Ａ，１７Ｂがダミー電極１３Ｃ，１３Ｆ，１３Ｇ，１３Ｈの一部を覆っているので、焼付層１７Ａ，１７Ｂの面積を抑えることができる。したがって、焼付層１７Ａ，１７Ｂに過剰な応力が生じることを抑制でき、焼付層１７Ａ，１７Ｂの応力によるクラックの発生を防止できる。 （もっと読む）

【課題】本発明は、積層型チップ素子及びその製造方法に関する。
【解決手段】本発明は、導電性物質で形成される内部電極を有するシートが複数積層されてなる積層体と、前記積層体の両側に備えられる外部電極と、前記内部電極から延長され、前記内部電極を前記外部電極に電気的に連結させる接続電極と、を含む積層型チップ素子であって、前記接続電極は、前記内部電極から延長されるが、前記内部電極より薄い厚さで延長されるメッキ液浸透防止部と、前記メッキ液浸透防止部から延長されるが、前記外部電極に向かって厚さが次第に拡大される形に延長される接触補強部と、を含む積層型チップ素子及びその製造方法を開示する。
本発明によると、外部から内部電極へのメッキ液浸透を防止することができ、熱衝撃に対する耐久性を向上させることができ、内部電極と外部電極との間の接触性を高めることができる。 （もっと読む）

【課題】実装方向性がなく、インダクタンス成分を増加させることができるＬＣ複合部品及びＬＣ複合部品の実装構造を提供する。
【解決手段】ＬＣ複合部品は、コンデンサ部とインダクタ部とは積層方向に交互に積層され、かつコンデンサ部とインダクタ部とのいずれか一方が第１の素体主面側と、第２の素体主面側との両方に配置され、第１のコイル線路部と第２のコイル線路部とは、第１の外部導体群の第１の素体端面寄りの外部導体と第２の素体端面寄りの外部導体との間にある外部導体、又は第２の外部導体群の第１の素体端面寄りの外部導体と第２の素体端面寄りの外部接続導体との間にある外部導体に接続され、第１のコイル線路部及び第２のコイル線路部が積層方向へ螺旋状に巻回されるコイルとなる。 （もっと読む）

【課題】外部電極と端子導体との間のショート不良を防止できる積層コンデンサを提供する。
【解決手段】積層コンデンサ１では、ＥＳＲ制御部の内部電極に接続される外部電極３Ａ，３Ｂがめっき層のみで構成されている。したがって、全ての外部電極３Ａ，３Ｂ及び端子導体４Ａ，４Ｂを焼付層で構成する場合と比べて外部電極３Ａ，３Ｂと端子導体４Ａ，４Ｂとの間のショート不良を防止できる。また、この積層コンデンサ１では、静電容量部の内部電極に接続される端子導体４Ａ，４Ｂが焼付層を含んで構成されている。したがって、静電容量部の内部電極へのめっき液の浸入を抑制でき、絶縁抵抗不良の発生を低減できる。 （もっと読む）

【課題】電子部品の高密度実装を可能とする電子部品及び電子部品の製造方法を低コストで提供すること。
【解決手段】電子部品１は、素体２、外部電極３，４、及び絶縁層２０，２１を備えている。素体２は、互いに対向する一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂを連結するように伸び且つ互いに対向する一対の主面２ｃ，２ｄと、一対の主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の側面２ｅ，２ｆと、を有している。外部電極３，４は、素体２の端面２ａ，２ｂ側に形成され、端面２ａ，２ｂに隣接する主面２ｃ，２ｄ及び側面２ｅ，２ｆの一部を覆う。少なくとも外部電極３，４における側面２ｅ，２ｆ側に位置する電極部分３ｅ，３ｆ，４ｅ，４ｆの表面が、絶縁層２０，２１で覆われている。 （もっと読む）

【課題】静電容量の低下を抑制し、誘電体層と電極層との密着性を向上させてクラック等を防止できる積層電子部品を提供すること。
【解決手段】誘電体層（２）とＮｉが主成分である電極層（３）とが積層された素子本体を有する積層電子部品であって、素子本体は、Ｎｉ酸化物を主成分とする第１相（２１）と、Ｎｉ以外の金属酸化物を主成分とする第２相（２２）と、を有し、素子本体を誘電体層および電極層に対して垂直な切断面において、積層方向と垂直な方向では、第１相は電極層と接し、第２相は、電極層および／または第１相と接し、第１相の少なくとも一部は、電極層と第２相とに挟まれ、積層方向と垂直な方向において、第１相が電極層と接しかつ第２相と接している長さをＬ_ｎｉｏとし、積層方向と垂直な方向における電極層の長さをＬ_ｎｉとすると、（ΣＬ_ｎｉｏ）／２Ｌ_ｎｉが０．０５〜１２％である。 （もっと読む）