【課題】電気的な接続不良の発生が抑制された電子装置を提供する。
【解決手段】電子部品（１０）、及び、該電子部品（１０）が実装される実装基板（３０）を備える電子装置であって、実装基板（３０）に、電子部品（１０）の実装面（３０ａ）からその裏面（３０ｂ）までを貫通する貫通溝（３１）が少なくとも１つ形成され、貫通溝（３１）によって、電子部品（１０）の実装領域の少なくとも一部が囲まれており、貫通溝（３１）は、実装基板（３０）よりもヤング率が低い弾性部材（３２）によって埋められている。 （もっと読む）

【課題】本発明の目的は、高い接合強度が得られる接合方法を提供することにある。
【手段】数平均一次粒子径５０ｎｍより大きく５０μｍ以下である金属粒子、及び分散媒を含有する接合剤（Ａ）を被接合部材に塗布し、加熱する工程（１）と、前記被接合部材の接合剤（Ａ）が塗布された面に、数平均一次粒子径１ｎｍ以上５０ｎｍ以下である金属粒子、及び分散媒を含有する接合剤（Ｂ）を塗布する工程（２）と、前記被接合部材の接合剤（Ａ）及び接合剤（Ｂ）が塗布された面に、他の被接合部材を接合する工程（３）と、を有する接合方法である。 （もっと読む）

【課題】電極間の導通信頼性を高めることができる接続構造体の製造方法を提供する。
【解決手段】本発明に係る接続構造体１の製造方法は、電極２ｂを上面２ａに有する第１の接続対象部材２上に、異方性導電材料層３Ａを配置する工程と、異方性導電材料層３Ａに光を照射することにより硬化を進行させて、異方性導電材料層３ＡをＢステージ化する工程と、Ｂステージ化された異方性導電材料層３Ｂの上面３ａに、電極４ｂを下面４ａに有する第２の接続対象部材４をさらに積層する工程とを備える。異方性導電材料層３ＡをＢステージ化する際に、一方の表面側３ａの厚み１／２の領域における異方性導電材料層部分３Ｂａの硬化率と他方の表面側３ｂの厚み１／２の領域における異方性導電材料層部分３Ｂｂの硬化率とを特定の関係となるように制御する。 （もっと読む）

【課題】ランド電極のパターンにかかわらず、ランド電極に印刷されるはんだペーストの量が安定するはんだ印刷用メタルマスクを提供する。
【解決手段】はんだ印刷用メタルマスク１０は、互いに対向する一対の主面を有する金属板１２を備える。金属板１２には、面積が異なるランド電極にそれぞれ対向するランド電極対向領域３００〜３２０に、それぞれ、主面間を貫通する開口部１４が形成されている。開口部１４は、金属板１２の主面に垂直な方向から見たときの面積が同一である。 （もっと読む）

【課題】半田の温度制御が可能で、半田の残量も検出でき、大きな面積の半田付けが可能な半田付け装置を提供する。
【解決手段】上部が開口する半田付け装置本体内１に、密封空間を備えた半田貯留部２、半田貯留部２の天井壁２０を貫通して半田付け装置本体１の開口側に突出するノズル４、半田貯留部２に圧縮気体を導入する気体注入口６、天上部が開口し、底部３０に設けられた半田貯留部２への連通口３１に逆止弁５を備え、ノズル４から流れ出て傾斜した天井壁２０を流れる半田９を回収する半田回収部３とを設けた半田付け装置１００である。半田付け装置本体１の側壁１１、１２に異なる高さで水平方向に巻回した複数本のヒータ７への通電を独立制御して半田温度を制御し、逆止弁５の弁軸５１に設けた電極５７が半田９から露出することにより半田の残量を検出することができる。 （もっと読む）

【課題】はんだ層を薄く形成することができるようにした電子部品の製造方法と、配線基板を提供する。
【解決手段】基板１に設けられたランド１２，１６に複数のはんだ部２０を設ける工程と、前記複数のはんだ部２０と素子５０の電極５１，５２とが接するように前記素子５０を配置する工程と、前記複数のはんだ部２０を加熱し溶融させてはんだ層を形成し、前記はんだ層を介して前記電極５１，５２と前記ランド１２，１６とを接続する工程と、を含む。素子５０の電極５１，５２とランド１２，１６とを接続する際に、複数のはんだ部２０が溶融し、溶融はんだの一部は複数のはんだ部の間の領域（即ち、はんだ部が設けられていない領域）に濡れ広がって、一つのはんだ層となる。これにより、素子５０の電極５１，５２とランド１２，１６との間に残されるはんだを少なくすることができる。 （もっと読む）

【課題】接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止することが可能であるとともに、半導体素子接続パッドや外部接続パッドに鉛フリー半田を溶着させたとしても半導体素子接続パッドや外部接続パッドに鉛フリー半田が良好に濡れ、それにより半導体素子接続パッドや外部接続パッドの全面が十分な厚み半田で覆われ、配線基板に対する半導体素子の実装信頼性や外部電気回路基板に対する配線基板の実装信頼性に優れる配線基板を提供すること。
【解決手段】配線導体２は、ソルダーレジスト層５で覆われた面が算術平均粗さＲａで０．５μｍ以上であり、かつソルダーレジスト層５の開口部５ａ，５ｂから露出する面が算術平均粗さＲａで０．４μｍ以下である。 （もっと読む）

【課題】半田の再溶解を防止して半田付けの接合信頼性を改善する。
【解決手段】少なくともＡｕとＳｎを含む半田粉と、金属粉とを有する半田であって、該半田を加熱固化した状態で、ＡｕがＳｎよりも多い第一相と、第一相よりもＳｎの比率が多い第二相と、の２相以上の相に分離されてなり、第一相中に金属粉を固溶させることができる。これにより、半田の融点が上昇し多段化したパッケージ製造時においても半田の再溶解を防止し、部品サイズの微小化、形状多様化に対応可能となる。また、アセンブリ工程のコストダウンも可能となる。 （もっと読む）

【課題】半導体素子の電極端子を半導体素子接続パッドに半田を介して安定して接続することが可能な実装安定性に優れた配線基板を提供すること。
【解決手段】外周側から１番目の列Ｌ１〜３番目の列Ｌ３を有して格子状に配列形成された半導体素子接続パッド５と、２番目の列Ｌ２および３番目の列Ｌ３の半導体素子接続パッド５から１番目の列Ｌ１の半導体素子接続パッド５の間を通って外側へ延びる引出配線４ａと、半導体素子接続パッド５を引出配線４ａの一部とともに１番目の列Ｌ１〜３番目の列Ｌ３毎に露出させるスリット状の開口部７ａを有するソルダーレジスト層７とを備えて成る配線基板１０であって、引出配線４ａは、半導体素子接続パッド５とともに開口部７ａ内に露出する部位が１番目の列Ｌ１と２番目の列Ｌ２と３番目の列Ｌ３とで全て同じ方向に延びている。 （もっと読む）

【課題】常に高い信頼性を要求される接合において、３００〜３４０℃程度の融点を有し、十分な濡れ性や信頼性等に優れる高温用ＰｂフリーのＡｕ−Ｓｎ系合金はんだを提供する。
【解決手段】Ａｕ−Ｓｎ合金はんだは、Ｓｎを１８．５質量％以上２３．５質量％以下含有し、０．０２質量％以上０．５質量％以下のＷ、または０．０２質量％以上４．３質量％以下のＭｏのうち少なくとも１種を含有し、残部がＡｕからなるＡｕ−Ｓｎ合金はんだとする。 （もっと読む）

【課題】高い信頼性を要求される接合において、３００〜３４０℃の融点を有し、十分な濡れ性や信頼性等に優れる高温用ＰｂフリーのＡｕ−Ｓｎ合金はんだを提供する。
【解決手段】Ｓｎを１８．５質量％以上２３．５質量％以下およびＣｏを０．０１質量％以上２．０質量％以下含有し、さらに０．００１質量％以上０．５質量％以下のＰまたは０．０３質量％以上１．５質量％以下のＧｅのうち少なくとも１種を含有し、残部がＡｕからなるＡｕ−Ｓｎ合金はんだとする。 （もっと読む）

【課題】実装される表面実装部品のランドに対する半田付け強度をより高めつつ、表面実装部品を前記ランドにリフローで半田付けをする際の、表面実装部品の前記ランドに対する位置ずれを抑える。
【解決手段】表面実装部品２が実装されるプリント配線板１は、互いに間隔をあけて配置され、表面実装部品２の両側の電極２ａ，２ａがそれぞれ電気的に接続される１対のランド１３，１３を備える。各ランド１３，１３は、対をなす相手方のランド１３から遠ざかるにつれて増大するＹ軸方向の幅を有する。 （もっと読む）

【課題】曲げやねじり等の応力による接合材のクラックの発生を抑制し、電子部品の電極と回路基板のパッドとの間の電気的な接続が切断されるのを低減する。
【解決手段】電子部品１００の底面側電極１２１と回路基板２００の第１のパッド電極２２１は第１の接合材３１０により接合される。電子部品１００の側面側電極１２２と回路基板２００の第２のパッド電極２２２は第２の接合材３２０により接合される。また、この接合とともに、第１の接合材３１０および第２の接合材３２０は、離間部９００によって互いに離間されている。 （もっと読む）

【課題】電極間の接続に用いた場合に、電極間の接続が容易であり、導通信頼性を高めることができる異方性導電材料、並びに該異方性導電材料を用いた接続構造体を提供する。
【解決手段】本発明に係る異方性導電材料は、導電性粒子１と、バインダー樹脂とを含む。導電性粒子１は、樹脂粒子２と、該樹脂粒子２の表面２ａを被覆している導電層３とを有する。導電層３の少なくとも外側の表面層が、はんだ層５である。本発明に係る異方性導電材料は、液状であり、２５℃及び５ｒｐｍにおける粘度が１〜３００Ｐａ・ｓである。本発明に係る接続構造体は、第１の接続対象部材と、第２の接続対象部材と、該第１，第２の接続対象部材を接続している接続部とを備える。上記接続部が、上記異方性導電材料により形成されている。 （もっと読む）

【課題】はんだペーストの保管時及び取り扱い時における粘度上昇等の経時変化が少なく塗布性に優れ、濡れ性にも優れたはんだペースト用のフラックスを提供する。
【解決手段】ＡｕおよびＳｎを含有しＰｂを含まない鉛フリーはんだ合金粉末と混合されてはんだペーストを形成するフラックスであって、はんだペーストが保管ないし取扱われる常温域のイオン伝導率が０．００１ｍＳ／ｍ以下であり、且つリフローされる高温域のイオン伝導率が０．０１ｍＳ／ｍ以上である。 （もっと読む）

【課題】はんだペーストのリフロー時における濡れ性に優れ、ボイドの発生が少なく接合強度に優れたはんだペースト用のフラックスを提供する。
【解決手段】ＡｕおよびＳｎを含有しＰｂを含まない鉛フリーはんだ合金粉末と混合されてはんだペーストを形成するフラックスであって、前記はんだ合金粉末の融点より低い温度領域である２３０〜２６０℃での前記フラックスのイオン伝導率の最大値が０．０３ｍＳ／ｍ以上であり、且つ前記融点を含む温度領域である２７８〜３２０℃での前記フラックスのイオン伝導率が０．０１ｍＳ／ｍ以下である。 （もっと読む）

【課題】余剰半田による半田ボールの発生を抑制しつつ、半導体チップ搭載精度のより高い半導体モジュールを実現する。
【解決手段】半導体チップをマウントする部品搭載領域の外周に沿って、前記部品搭載領域と比べ半田濡れ性の低い、あるいは半田が濡れない低半田濡れ性領域が形成され、前記低半田濡れ性領域の少なくとも一部に余剰半田を流出させるに十分な開口部として半田の濡れやすい領域を設けるように構成する。 （もっと読む）

【課題】微細であっても密着力を確保したフリップチップ接続端子が形成可能であり、かつ半導体素子のバンプとのフリップチップ接続に必要なはんだ量を確保可能なフリップチップ接続端子を備えることにより、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板及び半導体パッケージを提供することを目的とする。
【解決手段】絶縁層と、この絶縁層上にフリップチップ接続端子を含む配線パターンとを有する半導体素子搭載用パッケージ基板において、前記フリップチップ接続端子を含む配線パターンの底面及び幅方向両側の側面が前記絶縁層内に埋め込まれ、前記フリップチップ接続端子表面が厚さ３μｍ以上のはんだによって被覆されたことを特徴とする半導体素子搭載用パッケージ基板及びこれを用いた半導体パッケージ。 （もっと読む）

【課題】被接合物（特に被覆線）に対して強度的に信頼性の高いハンダ付けを行うこと。
【解決手段】ヒータチップ１０は、通常使用形態の姿勢において最下端の突出した部位となる略直方体形状のコテ部１２を有し、このコテ部１２の一側面１２ａにコテ先面１２ｂに通じるハンダ供給用のくぼみ１４を設けている。リード線１００をプリント配線板１０２上の端子１０４にハンダ付けで接合する加工においては、リード線１００の絶縁被膜が剥がれ、端子１０４の表面に予めコーティングされている一次ハンダ１０５が溶けた直後に、ヒータチップ１０のくぼみ１０４に線状の固形ハンダからなる二次ハンダ６６を挿入（供給）する。 （もっと読む）

【課題】耐落下衝撃性の低下を抑制しつつも、パッド表面の酸化等を抑制することのできる配線基板及び配線基板の製造方法を提供する。
【解決手段】配線基板は、配線層２１と絶縁層２０が積層され、配線層２１に接続され且つ最外層の第１絶縁層２０の第１主面２０Ａから露出されるパッドＰ１が形成されている。このパッドＰ１は、第１絶縁層２０の第１主面２０Ａから露出されるＡｕ層（第１金属層１１）と、第１金属層１１に積層されたＰｄ層（第２金属層１２）と、第２金属層１２と配線層２１との間に形成されたＣｕ層（第３金属層１３）とからなる３層構造を有している。また、第１金属層１１の第１主面１１Ａは、凹凸の極めて少ない平滑面に形成されている。 （もっと読む）