説明

Fターム[5E346AA22]の内容

Fターム[5E346AA22]の下位に属するFターム

Fターム[5E346AA22]に分類される特許

1 - 20 / 996





【課題】製造工程数を増やすことなく放熱用フィンと配線回路を同一面上に備える。
【解決手段】部品内蔵基板1は、第1〜第4プリント配線基材10〜40を熱圧着により一括積層した構造を備える。第1プリント配線基材10の表面には、パターン形成された信号用配線12及び放熱用フィン13が形成され、第1樹脂基材11に形成されたビアホール内に充填された導電ペーストからなる信号用ビア14及びサーマルビア15がこれらに接続されている。信号用配線12及び放熱用フィン13は、例えばサブトラクティブ法により、同一工程にて同時にパターン形成される。第2プリント配線基材20の第2樹脂基材21に形成された開口部29内には、電子部品90の裏面91aがサーマルビア15と接続された状態で内蔵されている。電子部品90の熱は、電子部品90の裏面91aに接するサーマルビア15を介して放熱用フィン13から放熱される。 (もっと読む)


【課題】電子部品内蔵基板の反りを抑制する。あるいは、半導体チップ占有率の高い電子部品内蔵基板を製造する。
【解決手段】電子部品内蔵基板の製造方法が、樹脂絶縁層と、樹脂絶縁層に形成された収容部に電子部品が配置されてなる部品内蔵部と、を有する第1基板を準備することと、開口部を有する第2基板を準備することと、第1基板から部品内蔵部を含む基板片を切り出すことと、切り出された基板片を第2基板の開口部内に配置し、固定することと、を含む。 (もっと読む)


【課題】製造コストが安く、接続信頼性に優れたコンデンサモジュール内蔵配線基板を提供すること。
【解決手段】コンデンサモジュール内蔵配線基板10は、半導体チップ21を表面実装するための複数の端子パッド44が基板主面51上に設けられるとともに、BGA用パッド48が基板裏面52上に設けられている。ガラス基板102とそのガラス基板102の第2面106上に実装される複数のチップコンデンサ103とによってコンデンサモジュール101が構成される。コンデンサモジュール101は、基板主面51上に設定された半導体チップ搭載領域23の直下にて、チップコンデンサ103を実装していない第1面105側を基板主面51側に向けた状態で内蔵される。 (もっと読む)


【課題】ビアの接続不良を抑制可能な積層回路基板およびその製造方法を提供する。
【解決手段】積層回路基板の製造方法は、第1基板と第2基板とが積層された積層回路基板の製造方法であって、第1基板上に、一の面の開口面積が他の面の開口面積よりも大きい複数の異形ビアホールを有する接着樹脂シートを、一の面を第1基板に向けて配置する第1の配置工程と、ビアホールに導電性ペーストを充填する充填工程と、導電性ペーストが充填された後、接着樹脂シートの他の面上に第2基板を配置する第2の配置工程と、加熱下で第1基板と第2基板の積層方向に加圧する熱プレス処理を行う熱プレス工程とを有する。 (もっと読む)


【課題】特定の機能を備えた半導体装置の高集積化及び小型化を図ることができるとともに、部品実装に係る製造工程の簡略化や効率化を図ることができる半導体装置内蔵基板モジュール、及び、その製造方法を提供する。
【解決手段】半導体装置内蔵基板モジュール10は、コア基板21に、ウエハレベルCSP構造の半導体装置30が内蔵された基板装置部20と、所望の機能を有する機能部であるコイル部50とが、一体的に形成されるとともに、これらが、積層配線を構成する配線層やビア、貫通電極を介して、相互に電気的に接続された構成を有している。 (もっと読む)


【課題】 高い信頼性を有する半導体実装部材及びその製造方法を提供する。
【解決手段】 第2基板300が、上方へ突き出る第2接続導体332Pを備える。第1基板500が、上方へ突き出る第1接続導体872Pを備える。例えば半導体実装部材を外部基板に実装する際に生じる応力を、第1接続導体332Pで第1基板側へ逃がすと共に、第2接続導体872Pで第2基板側へ逃がし、靱性が高く脆い半導体素子90へ加わる応力を緩和することができる。 (もっと読む)


【課題】セラミックからなる基板本体の表面および裏面に個別に形成された導体層同士間の位置ずれが少ないセラミック基板、および該基板を確実に製造できる方法を提供する。
【解決手段】複数のセラミック層を積層し、主面3に形成された第1導体層5と、主面4に形成され且つ第1導体層5よりも平面視の直径d2が小さい第2導体層6と、第1・第2導体層5,6に接続された導体柱7,8と、耳部(周辺部)9に形成された複数の位置決め部10aと、を備え、該位置決め部10aは、セラミック層s1a〜s2を個別に貫通し、断面積が異なる第1貫通孔h1aと第2貫通孔h2aが軸方向に沿って連なって形成された連通孔であり、セラミック層s2を貫通する第2貫通孔h2aの断面積は、第1貫通孔h1aの断面積よりも小さく、主面3側から第2貫通孔h2aの内周面11の周縁11aの少なくとも一部が平面視で視覚可能とされている、セラミック基板。 (もっと読む)


【課題】両方の面上に実装された外付け実装部品のそれぞれとの関係として電気的特性を向上するような部品内蔵を実現すること。
【解決手段】内蔵部品を接続するための第1の接続領域を備えた第1の配線層と、第1の配線層の第1の接続領域に接続された第1の部品と、第1の部品を埋め込むように、第1の配線層上に積層して位置する板状絶縁層と、板状絶縁層が第1の部品を埋め込むため要している該板状絶縁層の空間領域を避けるように、該板状絶縁層の厚み内に内層配線層として設けられた、内蔵部品を接続するための第2の接続領域を備えた第2の配線層と、第2の配線層から見た方向が、第1の配線層から見た第1の部品の方向とは反対になるように、板状絶縁層に埋め込まれて、該第2の配線層の第2の接続領域に接続された第2の部品とを具備する。 (もっと読む)


【課題】回路基板の信号伝送特性を向上させる。
【解決手段】回路基板10は、絶縁層6内に設けられた配線層2、配線層4、及び貫通ビアホール7を含む。配線層2は、貫通ビアホール7が接続されたランド部2aと、そのランド部2aに接続された配線部2bとを有し、ランド部2aが、配線部2bよりも、上層の配線層4から離れる方向に薄くなっている。ランド部2aを薄くすることで、信号伝送時の、貫通ビアホール7との接続部におけるインピーダンスの低下を抑え、伝送損失を低減する。 (もっと読む)


【課題】プリント基板の薄型化及び高密度実装化を実現できるようにすること。
【解決手段】
保護層で覆われた第1の配線20Aが形成された第1のコア基板11と、第2の配線20Bが形成された第2のコア基板13との間に接着剤16が挟み込まれた状態で、その接着材16を硬化させる。これにより、第1のコア基板11と第2のコア基板13とを接合し、一体化させたプリント基板17が構成される。次に、第2のコア基板13の外面から保護層の表面に至る段付き部22が形成される。次に、この段付き部22の底部に残存する保護層14を、一体化された第1及び第2のコア基板11,13から剥離して第1の配線20Aの少なくとも一部を露出させて構成される端子が形成される。 (もっと読む)


【課題】簡易且つ低コストに外層基板の平坦性を確保しつつ歩留まりを向上させる。
【解決手段】まず、接着層9を介してベース基材11側に離型紙8が設けられ、反対側に導体層13が設けられた外層基板10に対し、内層基板20の内層回路23の回路露出部分23aに対応する領域の外周に沿うように閉路状とはならない第1スリット部17を形成する。次に、離型紙8に第1スリット部17と繋がるハーフカット部18を形成する。そして、外層基板10と内層基板20とを位置合わせして積層・キュアし、外層基板10に外層回路13a等を形成する。その後、外層基板10に第1スリット部17と繋がる第2スリット部19を形成して、これらに囲まれた領域を残存離型紙8aごと剥離することで、回路露出部分23aを露出させた多層回路基板が製造される。 (もっと読む)


【課題】耐熱フィルムを用いた従来の多層基板において、導電ペーストからなるビアを多層に積層した場合、抜き部分に、皺が発生する場合があり、多層基板の信頼性や、多層基板の表面への部品実装性に影響を与える場合があった。
【解決手段】厚み30μm以下の耐熱フィルム104aと、内層配線102間に設けられた蛇行パターン106を有する抜き部分105と、複数の内層配線102間を層間接続する導電ペースト113とを有する、コア基板部108と、このコア基板部108の両面に、第2の樹脂層もしくは第2の耐熱フィルムを介して固定した表層配線117と、を有する多層基板101であって、蛇行パターン106の大きさやピッチは、共に蛇行パターン106の幅の0.1倍以上5倍以下、長さは3mm以上20mm以下であることを特徴とする多層基板101とする。 (もっと読む)


【課題】高密度に相互接続した積層型半導体パッケージを提供する。
【解決手段】第1の配線基板20に第1の半導体チップ30が実装され、一方の側に第1の電極パッド23が形成された第1の半導体パッケージ10と、第2の配線基板60の他方の側に第2の電極パッド64が形成された第2の半導体パッケージ50は、半導体チップ収容孔41xと、絶縁性基材41を厚さ方向に貫通する複数の線状導体42に接合された第3の電極パッド42と、第4の電極パッド44と、を備えた接続用部材40で接合される。 (もっと読む)


【課題】材料コストが安く、しかもパッケージとした際に、薄型化が可能で、異物の発生を抑制可能な電子部品素子搭載用基板及びその製造方法を提供する。
【解決手段】基材14の一方の面が開放し他方の面が閉塞されて底部となる非貫通孔6と、この非貫通孔6の底部に設けられた電子部品素子搭載部12と、を有する配線基板2と、配線基板2の基材14の一方の面上に接着層4を介して配置され、電子部品素子搭載部12上に空隙部15を形成するスペーサ層3と、スペーサ層3上に接着層4を介して空隙部15を塞ぐように配置される蓋基板5と、を有する。 (もっと読む)


【課題】同一仕様の小型のプリント配線基板を1枚または複数枚用いて基板積層体とすることによって、高いインダクタンス値を有する小型の平面コイルおよび平面トランスを提供する。
【解決手段】同一仕様の複数枚のプリント配線基板1を交互に裏返し、その第1外層面1aどうしを、或いは第2外層面1cどうしを当接させて順次重ね合わせて基板積層体Sを構築し、第1および第2選択接続部41,42間、第3および第4選択接続部43、44間に適宜接続部品である0Ωのチップ抵抗27を装着すると共に、これらのプリント配線基板Pにおける第1導体部11間を、また第6導体部16間を順に接続していくことで、簡易に所望とするターン数の平面コイルを実現することができる。 (もっと読む)


【課題】
ビルドアップ配線基板製造の分野で、B2it法と呼ばれる従来技術は、導電性ペーストをスクリーン印刷してペーストバンプと呼ばれる層間接続体を形成するが、形状は略円錐形の突起形状で底面が広がっており、対応する配線パターンのランド形状もサイズが大きく、配線密度を向上しようとする場合の制約となっていた。
【解決手段】
本発明の多層配線板および多層配線板の製造方法によれば、導体層上に絶縁層を形成し、あらかじめ絶縁層の所定の位置に接続穴を形成し、前記接続穴内にペーストバンプをスクリーン印刷するため、ペーストバンプ底面部の形状を接続穴の壁面で制限することができ、配線の高密度化に適している。 (もっと読む)


【課題】分割溝を形成する際の素子基板の変形や位置ずれを抑制できる連結基板の製造方法の提供を目的とする。
【解決手段】複数の素子基板3となる未焼成の連結基板1の第1の主面1bに0.09N/20mm以上の粘着力を有する粘着シート7aを貼り合わせた後、前記第1の主面1bとは反対側の第2の主面1aに前記複数の素子基板3を分割するための分割溝5を形成する工程と、前記第1の主面1bから前記粘着シート7aを剥離した後、前記未焼成の連結基板1を焼成する工程とを有する連結基板の製造方法。 (もっと読む)


1 - 20 / 996