説明

Fターム[5F003BA00]の内容

バイポーラトランジスタ (11,930) | 素子構造 (1,262)

Fターム[5F003BA00]の下位に属するFターム

メサ、ベベル
空乏層制御構造
ガードリング、チャンネル防止
ライフタイム制御 (16)
表面保護膜、パッシベーション (167)
集積回路用 (671)
空乏層制御構造 (403)

Fターム[5F003BA00]に分類される特許

1 - 5 / 5


【課題】メサ型バイポーラトランジスタあるいはサイリスタでは、エミッタ層あるいはアノード層からベース層あるいはゲート層に注入されたキャリアが横方向に拡散し再結合する結果、小型化やスイッチング周波数の向上が困難であった。
【解決手段】エミッタ層あるいはアノード層を高濃度および低濃度からなる二層で構成し、この低濃度層と同一の不純物密度を有する同一の半導体からなる再結合抑制半導体領域をベース層またはゲート層と表面保護絶縁膜とに接して存在させるとともに、この再結合抑制半導体領域の幅をキャリアの拡散距離以上に設定する。このことにより、バイポーラトランジスタの小型化やサイリスタのスイッチング周波数向上を、性能を損なわず実現できる効果がある。また、上記バイポーラトランジスタの高濃度エミッタ層上に、正孔バリア層、伝導帯不連続緩和層、及びエミッタコンタクト層を順次積層することにより、電流増幅率を大幅に向上できる効果がある。 (もっと読む)


【課題】 自動車のモータ制御用などで求められる半導体表面の表面準位を介する電子と正孔の再結合を抑制し、電流増幅率を改善した高性能のバイポーラ型半導体装置およびその製造方法を提供する。
【解決手段】 半導体結晶の一方の面に形成された第1導電型の低抵抗層からなるコレクタ領域11とコレクタ領域上に設けられた第1導電型の高抵抗層12と、第1導電型の高抵抗層上に設けられた第2導電型のベース領域13と、半導体基板の他方の面に形成された第1導電型の低抵抗のエミッタ領域14と、エミッタ領域の周囲に第1導電型の高抵抗層を挟んで設けられた、ベース領域に接合する第2導電型の低抵抗のベースコンタクト領域16を有するバイポーラ型半導体装置であって、ベースコンタクト領域16とエミッタ領域14の間の半導体結晶の表面付近に第2導電型の再結合抑制半導体層17を有する。 (もっと読む)


本発明のバリスティック半導体素子は、n型のエミッタ層(102)と、n型のInGaNで構成されたベース層(305)と、n型のコレクタ層(307)と、前記エミッタ層(102)及び前記ベース層(305)の間に挟まれ、前記ベース層(305)のバンドギャップより大きいバンドギャップを有するエミッタ障壁層(103)、前記ベース層(305)及び前記コレクタ層(307)の間に挟まれ、前記ベース層(305)のバンドギャップより大きいバンドギャップを有するコレクタ障壁層(306)とを備え、10GHz以上で動作する。
(もっと読む)


【課題】 スピン極性化電子の注入及び/又は検出が著しく改善されたスピン検出磁気メモリを提供する。
【解決手段】 本発明のメモリは、二つの隣接領域が形成する半導体接合部(103)上に配置され、該第1と第2の領域(101,102)がそれぞれ第1種と第2種の導電性を呈し、前記接合部(103)の各側に配置した第1と第2の接続セル(110,120)を備え、各セルが磁化モジュール(111と112,121と122)を備えるスピン検出磁気メモリであって、前記セルのうちの少なくとも一つが前記磁化モジュールに加えバイアス電極(113,123)を含む、ことを特徴とする。
(もっと読む)


ホットエレクトロン・トランジスタはエミッタ電極、ベース電極及びコレクタ電極と、エミッタ電極とベース電極との間に配置され、そこでの電子の輸送層として機能する第1のトンネル構造とを有する。第1のトンネル構造は、電子の輸送がトンネリングによる輸送を含むように、少なくとも第1のアモルファス絶縁体層、及び別の第2の絶縁体層を含む。トランジスタはさらに、ベース電極とコレクタ電極との間に配置された第2のトンネル構造を含む。第2のトンネル構造は電子の少なくとも一部の、ベース電極とコレクタ電極との間の、弾道輸送による輸送層として機能し、その結果、電子の一部はコレクタ電極で収集される。薄膜トランジスタ内の界面での電子反射を低減する関連方法もまた開示される。
(もっと読む)


1 - 5 / 5