【課題】表面欠陥を低減でき、オン電圧ドリフトを抑制できるバイポーラ半導体素子を提供する。
【解決手段】このＳｉＣ ＧＴＯによれば、メサ状のｐ型アノードエミッタ層５の長側面５Ｂが延在している方向を、〈１１−２０〉方向としたオフ方向から角度φ＝６０°だけ傾斜させた方向とした。これにより、長側面５Ｂは、{０１−１０}面となり、{１１−２０}面である短側面５Ｃに比べて、表面欠陥が入りにくくなる。また、長側面５Ｂの延在方向を、上記オフ方向から角度φ＝６０°だけ傾斜させたことで、長側面５Ｂの延在方向とオフ方向とが一致している場合(φ＝０°)に比べて、メサ状のｐ型アノードエミッタ層５の長側面５Ｂに現れる{０００１}面の層の数を減らすことができて、{０００１}面の層内に入る表面欠陥を減少できる。 （もっと読む）

【課題】例えばＳＩＴｈｙに適用した場合に、ゲート電極とカソード電極との短絡を防止すると共に、ゲート電流の増大、チャネル領域の面積の拡大を図る。
【解決手段】半導体基板１２の一主面に複数のランド２０と複数のグルーブ２２が形成されている。ランド２０の表面部にカソード領域２４が形成され、グルーブ２２の底部にゲート領域２６が形成されている。グルーブ２２内にゲート電極１６が形成され、ランド２０の上面にカソード電極１４が形成されている。ランド２０の上面とグルーブ２２の底面にわたって絶縁膜２８が形成されている。カソード電極１４の側面とゲート電極１６と絶縁膜２８とを覆うように層間絶縁膜３０が形成され、カソード電極１４上面と層間絶縁膜３０とを覆うように接続電極３２が形成されて各カソード電極１４が電気的に接続されている。グルーブ２２の側壁とゲート電極１６の側壁との間に絶縁膜２８のみが介在している。 （もっと読む）

【課題】保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現するサイリスタ（半導体装置）を提供する。
【解決手段】サイリスタ１００は、ｐ領域１とｎ領域２とｐ領域３とｎ領域４とが順に接合されるサイリスタを有する。また、サイリスタ１００は、ｎ領域２とｐ領域３とに接して形成され、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域１０を有する。低耐圧領域１０は、該領域において接合面にかかる電界方向の該領域幅が、サイリスタ１００のブレークダウン電圧によって該領域に生成される空乏層幅より広く、サイリスタ１００のブレークオーバ電圧によって接合面がブレークダウンする範囲において狭く形成される。 （もっと読む）

【課題】保護素子としてサイリスタを用いる場合に、サイリスタのトリガ電圧をホールド電圧から独立して変更することができるようにする。
【解決手段】第１の第１導電型拡散層１２０、第１の第２導電型拡散層１３０、第２の第１導電型拡散層１５０、及び第２の第２導電型拡散層１４０はこの順に並んでいる。そして第２の第２導電型拡散層１４０及び第１導電型層１００が互いに接する領域におけるこれらの不純物濃度は、第２の第２導電型拡散層１４０の底面に位置する部分よりも、第２の第２導電型拡散層１４０の側面に位置する部分のほうが高い。 （もっと読む）

【課題】主電極にめっきを施しつつ、主電極の端部を含む面に圧接電極を面接合させることができる圧接型半導体装置を提供する。
【解決手段】半導体基体１２と、めっき処理され、該半導体基体１２の主面に固着されためっき付き主電極２２と、該めっき付き主電極２２のめっき２２ａが形成された面に重なるように圧接された圧接電極と、を備える。そして、該めっき付き主電極２２の側面には溝２２ｂが形成され、該溝２２ｂは、該半導体基体１２と該めっき付き主電極２２が重なる部分の直上領域より外側に形成されたことを特徴とする。 （もっと読む）

４層ｎｐｎｐ構造、カソード面１１およびアノード面１２があり、ゲート電極４を介してターンオフできるパワー半導体デバイス１。カソード電極２とアノード電極３との間に以下の順で複数の層が配置される。−外側縁によって囲まれ、中央領域がある第１導電型カソード層５、カソード層５はカソード電極２と直接の電気的コンタクトにある，−第２導電型ベース層６，−カソード層５よりも低いドーピング濃度を有する第１導電型ドリフト層７、アノード電極３と電気的コンタクトにある第２導電型アノード層８。ゲート電極４は、カソード面１１上にカソード電極２の横に配置され、ベース層６と電気的コンタクトにある。ベース層６は、カソード層５の中央領域に接触している、連続的な層としての、第１の深さに最大ドーピング濃度がある少なくとも１つの第１の層６１を具備する。第１の層６１よりも高いドーピング濃度を有し、第１の層６１とカソード層５との間に配置され、第１の層６１のほうを向いているカソード層５の外側縁をカバーする第２導電型抵抗減少層１０，１０’，１０’’、この中でカソード層５の外側縁とベース層６との間の接合での抵抗が低減される。 （もっと読む）

【課題】より高耐圧で高性能な半導体装置を製造することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１０２を準備する半導体基板準備工程と、半導体基板１０２の表面に不純物イオン注入用マスクＭ１を形成し、不純物イオン注入用マスクＭ１の開口部からｎ型不純物イオンを注入する不純物イオン注入工程と、半導体基板１０２を所定のアニール温度に加熱してｎ型不純物イオンを活性化するアニール工程と、半導体基板１０２を所定の埋め込み拡散温度に加熱してアニール工程で活性化されたｎ型不純物原子の埋め込み拡散を行う埋め込み拡散工程とをこの順序で含む半導体装置の製造方法において、半導体基板準備工程において準備する半導体基板１０２は、埋め込み拡散工程でドナー化される酸素原子の量の分だけ、ｎ型不純物の不純物濃度の設定値よりもｎ型不純物の不純物濃度を低くした半導体基板であることを特徴とする。 （もっと読む）

【課題】 本発明の目的は良好なｄＶ／ｄｔ−ＶＣＬ特性を得る。
【解決手段】 第1導電型のエミッタ層２と、前記第1導電型と反対の第２導電型のベース層３と、前記第1導電型のバルク層５と、前記第２導電型の対面ベース層６とが順に平行的に配置され、前記ベース層および前記バルク層間に、該バルク層より高濃度の第1導電型の埋め込み層４が配置されたサイリスタ１において、前記埋め込み層は、前記ベース層と接する面を第1接合面および前記バルク層と接する面を第２接合面とするとき、該第２接合面の端が前記第1接合面に向かって傾斜を有して接し、かつ前記第1接合面の端が前記第２接合面の端に向かって所定の傾斜を有することを特徴とする。 （もっと読む）

【課題】良好なアバランシェ耐量を維持しつつ、オン抵抗を低減することが可能な半導体装置及びその製造方法を提供する。
【解決手段】第１導電型の第１半導体領域１０と、第１半導体領域１０の表面に形成された第２導電型の第２半導体領域１１と、第２半導体領域１１の内部に形成された第１導電型の第３半導体領域１４と、第２半導体領域１１の下方に位置するように、第１半導体領域１０の内部に形成された第２導電型の第４半導体領域１２と、第２半導体領域１１の側方に位置するように、第４半導体領域１２に隣接して第１半導体領域１０の表面に形成された第２導電型の第５半導体領域１３とを備え、第４半導体領域１２は、第５半導体領域１３と同電位である。 （もっと読む）

１５０℃以上の高温で使用するＳｉＣなどのワイドギャップ半導体装置において、ワイドギャップ半導体素子の絶縁性を改善し、高耐電圧のワイドギャップ半導体装置を得るために、ワイドギャップ半導体素子の外面を合成高分子化合物で被覆する前記合成高分子化合物は、シロキサン（Ｓｉ−Ｏ−Ｓｉ結合体）による橋かけ構造を有する１種以上の有機珪素ポリマーＡと、シロキサンによる線状連結構造を有する１種以上の有機珪素ポリマーＢとをシロキサン結合により連結させた有機珪素ポリマーＣ同士を、付加反応により生成される共有結合で連結させて三次元の立体構造に形成している。
（もっと読む）

【課題】IV族元素半導体、III−Ｖ族化合物半導体、II−Ｖ族化合物半導体、IV族化合物半導体、有機半導体、金属結晶もしくはそれらの誘導体又はガラスから成る基板上に作製された高耐圧電子デバイスおよび耐環境電子デバイスを提供する。
【解決手段】本発明においては、ダイオードやトランジスタ等の電子デバイス中で電子又は正孔が走行する領域に、既存の半導体デバイスに用いられている材料から成る基板上に必要に応じて酸化モリブデンから成るバッファ層を介して形成された高純度の酸化モリブデンが用いられる。これにより、高耐圧特性及び高耐環境特性を有する安価な電子デバイスが実現できる。 （もっと読む）