【課題】所望のゼロクロス電圧を維持しつつ、電界集中による耐圧低下を招かないようなフォトダイオード周辺の構造を備えた半導体装置を提供する。
【解決手段】第１導電型の半導体層１３上に形成された第２導電型の第１の領域であるフォトダイオードＰ層１６と、前記第１の領域１６から所定間隔を隔てて取り囲む第２導電型の第２の領域であるアノードＰ層２１とで形成されたフォトダイオードに流れる電流によって、ＦＥＴなどの保護素子をターンオンすることで、（アノードとカソードとの間を）ターンオンできないように構成された双方向サイリスタであって、第２導電型を有する第１の領域としてのフォトダイオードＰ層１６と、第２導電型を有する第２の領域としてのアノードＰ層２１領域の間を広げ、その間に第３の領域として複数本のガードリングＰ層３０を、配置することで、空乏層がなだらかな形状をなすようにし、電界集中を抑制する。 （もっと読む）