【課題】基板上に形成された配線用パターンの底部までＣｕ埋め込みが可能な基板の配線方法を提供する。
【解決手段】真空状態に保持された処理容器１００内にて配線用パターンが形成された基板を配線する方法であって、ウエハ上の配線用パターンを所望のクリーニングガスにより洗浄する前工程と、前工程後、クラスタ化された金属ガス（金属ガスクラスタＣｇ）を用いて配線用パターン内に金属ナノ粒子を埋め込む埋め込み工程と、を含むことを特徴とする基板の配線方法が提供される。 （もっと読む）

本発明は、少なくとも２つの異なる方向に沿って伸びる電気接続を含む電子デバイスであって、前記接続は本質的にカーボンナノチューブの束（CNT）（8）を用いて形成され、少なくとも２つのCNT束は、第１方向に沿った軸を有する部分（8ａ）と、第２方向に沿って方向転換された軸を有する部分（8ｂ）とを含み、前記CNT束間の接続は前記少なくとも２つの束の一部分（8ｂ）の重なりによって達成され、接続ライン（4）を形成する、電子デバイスに関する。
（もっと読む）

【課題】チップサイズを縮小化すること。
【解決手段】第１領域に形成される活性領域１と第２領域に形成されるウェル領域２とトランジスタゲート電極３とダミーゲート電極５と、コンタクト８とを備えている。活性領域１とトランジスタゲート電極３とは、トランジスタを形成している。トランジスタゲート電極３とダミーゲート電極５とは、互いに平行である複数の直線にそれぞれ沿うように形成されている。ダミーゲート電極５は、その第２領域とその第１領域との両方に配置されるように形成されている。コンタクト８は、その第２領域に形成され、ウェル領域２に同電位である配線層６にダミーゲート電極５を電気的に接続している。このような装置は、活性領域１とウェル領域２とが配置される領域のレイアウトサイズを小さくすることができ、その結果、チップサイズを縮小化することができる。 （もっと読む）

【課題】従来の領域分割基板と較べて部分領域を引き出し導電領域として利用した場合の抵抗値が小さく、導電性、半導電性または絶縁性の任意の基板材料を用いることができ、適用制限の少ない領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法を提供する。
【解決手段】基板３０の第１表面Ｓ１から第２表面Ｓ２に亘って、当該基板３０を貫通するように形成されたトレンチ３１ａによって、当該基板３０が複数の部分領域Ｃｅに分割され、トレンチ３１ａによって形成された部分領域Ｃｅの側壁に、第１表面Ｓ１の側から第２表面Ｓ２の側に亘って、当該基板３０より高い導電率を有する導電層３５が形成され、導電層３５を介して、トレンチ３１ａ内に絶縁体３１ｂが埋め込まれてなる領域分割基板Ａ１０とする。 （もっと読む）

【課題】ダイシングブレードでダイシングする際の層間絶縁膜間の密着性を良好にしつつ、層間絶縁膜の層間クラックを防ぐ。
【解決手段】スクライブライン領域２０２において、ダイシング工程においてダイシングブレードが通るブレード領域２０４およびブレード領域２０４の両側に形成され、ダイシングブレードが通らない非ブレード領域２０６にそれぞれダミー配線が形成され、非ブレード領域２０６においては上下に隣接するダミー配線１０６ｂとダミー配線１１０ｂとがダミービア１０８ｂで接続され、ブレード領域２０４においては、上下に隣接するダミー配線１０６ａとダミー配線１１０ａとがダミービアで接続されていない。 （もっと読む）

【課題】 コンタクト構造体を有する半導体素子の製造方法を提供する。
【解決手段】 この製造方法は半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の前記所定領域内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を生成する第２工程とを含む。さらに、格子欠陥を有する絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速する第３工程を含む。その結果、前記所定領域内に電流通路（ｃｕｒｒｅｎｔ ｐａｔｈｓ）を有する導電性の領域が形成される。前記第３工程は前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する段階を含む。 （もっと読む）

【課題】製造工程の複雑化と製造コストの高価格化を招くことなく、多層電極間の接続を容易に行うことが可能な電極基板の製造方法、電極基板、及び薄膜トランジスタを提供する。
【解決手段】下地層の上に、下層電極、層間絶縁膜、上層電極がこの順番で積層され、下層電極と上層電極とが層間絶縁膜に形成された開口部を介して電気的に接続された電極基板の製造方法であって、下地層の上に、電極材料を含有する溶液を塗布した後、乾燥させて下層電極を形成する工程と、下層電極が形成された下地層の上に、開口部を有する層間絶縁膜を形成する工程と、開口部に溶液の溶媒を滴下し、開口部に位置する下層電極を溶解した後、乾燥させることにより、電極材料を開口部の内壁に沿ってコーヒーステイン形状に形成する工程と、電極材料が開口部の内壁に沿ってコーヒーステイン形状に形成された層間絶縁膜の上に上層電極を形成する工程と、を有する。 （もっと読む）

【課題】高密度のカーボンナノチューブを容易に配線に用いることができる半導体装置の製造方法を提供する。
【解決手段】絶縁膜７にビアホール９を形成し、ビアホール９内及び絶縁膜７上に触媒部１２を形成する。絶縁膜７上の触媒部１２を不活化し、ビアホール９内の触媒部１２を起点としてビアホール９内にカーボンナノチューブを成長させる。 （もっと読む）

【課題】回路設計に対する制限を低減するか解消し３次元回路内のホットスポットを効率的に冷却する３次元半導体装置。
【解決手段】 チップを貫通する貫通電極を有する複数の半導体チップ１を積層してなる３次元半導体装置であって、前記貫通電極として、異種の第１、第２の材料で構成された第１、第２の貫通電極（４、５）を備え、前記第１、第２の貫通電極とそれぞれ電気的に接続され、前記第１、第２の貫通電極とそれぞれ同種の材料からなり、チップの回路面上に配置され、前記回路面上で接続された第１、第２の表面配線を有し、前記第１の貫通電極、前記第１の表面配線、前記第２の表面配線、前記第２の貫通電極に沿って電流を流すことにより、前記回路面上の前記第１の表面配線と前記第２の表面配線との接合部（２）でペルチェ吸熱が行われる。 （もっと読む）

【課題】自己組織化材料を用いて制御性の良いコンタクトを形成可能なコンタクト形成方法及び半導体装置の製造方法が提供する。
【解決手段】基板上に形成され、異なる層を電気的に接続するコンタクトの形成方法であって、第一の層上に形成された層間絶縁膜をエッチングし、前記第一の層の一部を露出させるコンタクトホールを形成する工程と、前記コンタクトホール内に導電性高分子ブロック共重合体を含む高分子膜を形成する工程と、前記高分子膜を相分離させ、前記コンタクトホール内の露出した前記第一の層上に導電性の配列構造からなるコンタクトを形成する工程と、前記コンタクト上に第二の層を形成する工程と、を備える。 （もっと読む）

【課題】多くのマスク数を必要とせずに、電極材料やＭＩＭスタック層数の制限が少なくすることのできるスタック型ＭＩＭキャパシタおよびその製造方法を提供する。
【解決手段】
スタック型ＭＩＭキャパシタ１０のＭＩＭ電極１３Ａ，１３Ｂには、ＭＩＭ電極１３Ａの層の表面に小空孔１５と大空孔１６の２種類の空孔が、表面上において２次元に形成される。さらに、半導体基板１１上に形成された保護膜１２上に、異なる形状を持つＭＩＭ電極１３Ａ，１３Ｂを交互に重ね、誘電体膜１４を挟んでスタック型ＭＩＭ構造を形成する。 （もっと読む）

【課題】漏れ電流の大きいキャパシタを電気的に切断することができるキャパシタ・モジュールを含む半導体構造、これを製造する方法、およびこれを動作させる方法を提供する。
【解決手段】モジュール化したキャパシタ・アレイは複数のキャパシタ・モジュールを含む。各キャパシタ・モジュールは、キャパシタと、このキャパシタを電気的に切断するように構成されたスイッチング・デバイスと、を含む。スイッチング・デバイスは、キャパシタの漏れのレベルを検出するように構成された検知ユニットを含み、漏れ電流が所定のレベルを超えるとスイッチング・デバイスがキャパシタを電気的に切断するようになっている。各キャパシタ・モジュールは、単一のキャパシタ・プレート、２つのキャパシタ・プレート、または３つ以上のキャパシタ・プレートを含むことができる。漏れセンサおよびスイッチング・デバイスを用いて、漏れを生じたキャパシタ・アレイのキャパシタ・モジュールを電気的に切断し、これによってキャパシタ・アレイを過剰な電気的漏洩から保護する。 （もっと読む）

【課題】積層構造を有する柱状の複数のメモリセル間のショート発生を防止した不揮発性半導体記憶装置の製造方法を提供すること。
【解決手段】本発明は、マトリクス状に配置された柱状の複数のメモリセルＭＣを形成する工程と、直線上に並んだ一群のメモリセルの一方の底面に各々接触し、互いに平行なワードライン４７ａ，４７ｃ，４７ｅを形成する工程と、直線上に並んだ一群のメモリセルの他方の底面に各々接触し、互いに平行であり、かつワードラインと同一平面視で交差するビットライン５６ｂ，５６ｄを形成する工程とを含み、ワードラインを形成する工程では、複数のメモリセルのうち同じワードラインまたはビットラインに接触する一群のメモリセルの端部に位置する端部メモリセルＭＣｅ１，ＭＣｅ３と所定間隔を隔てて配置され、メモリセルＭＣと同じ積層構造を有するダミーメモリセルＤＭＣ１，ＤＭＣ２を形成する。 （もっと読む）

【課題】カーボンナノチューブを有するプラグ配線において良好な電気的接続を得ることができるカーボンナノチューブ配線及びその製造方法を提供する。
【解決手段】第１配線層１２上に層間絶縁膜１３が形成され、層間絶縁膜１３上に第２配線層１４が形成されている。第１配線層１２と第２配線層１４との間の層間絶縁膜１３内にはコンタクト孔１５が形成される。コンタクト孔１５内には、一端が第１配線層１２に接続され、他端が第２配線層１４に接続された複数のカーボンナノチューブ１６が形成されている。さらに、層間絶縁膜１３と第２配線層１４との間にはストッパ膜１７が形成され、ストッパ膜１７の一部は複数のカーボンナノチューブ１６の前記他端間に充填されている。 （もっと読む）

【課題】ディッシングを抑制できる太幅の埋め込み配線を有する半導体装置、及びディッシングを抑制できる太幅の埋め込み配線の簡易な製造方法を提供する。
【解決手段】金属製埋め込み配線を有する半導体装置であって、該埋め込み配線の表面の長さ方向に、所定値以下の間隔で、該金属よりも硬度の高い金属材料からなるバリア線６が配設されていることを特徴とする半導体装置及びその埋め込み配線の製造方法。 （もっと読む）

【課題】１つ以上のカーボン・ナノチューブを選択的に成長させる方法を提供する。
【解決手段】本方法は、上面を有する絶縁層を基板上に形成するステップと、絶縁層内にビアを形成するステップと、ビアの側壁及び底面を含め、絶縁層上に活性金属層を形成するステップと、ビアの内部での１つ以上のカーボン・ナノチューブの選択的な成長を可能にするために、イオン・ビームを用いて上面の部分にある活性金属層を除去するステップとを含む。 （もっと読む）

【課題】 層間絶縁膜にＬｏｗ−ｋ材を使用した基板であっても、層間絶縁膜の経時劣化や変質の可能性を低くできる基板の処理方法を提供すること。
【解決手段】 シリコン酸化膜よりも低い誘電率の誘電体層を含む基板を処理する基板の処理方法であって、不活性ガスの雰囲気中で、前記誘電体層を脱水縮合処理するために加熱する脱水工程と、少なくとも水素原子を含むガスの雰囲気中で、前記基板をアニールする工程と、を備える。 （もっと読む）

【課題】ゲート電極間を埋め込む膜に吸湿性の高い膜を用いた半導体装置において、金属配線の信頼性劣化を防ぐ。
【解決手段】半導体装置５０は、基板１上に形成された複数のゲート電極２と、複数のゲート電極２上を含む基板上を覆う第１の層間絶縁膜５と、第１の層間絶縁膜５上を覆う第２の層間絶縁膜６と、第１の層間絶縁膜５及び第２の層間絶縁膜６を貫通し、それぞれ基板１上の所定箇所又は複数のゲート電極２のいずれか一つに達する複数のコンタクトプラグ７と、第２の層間絶縁膜６上に形成され、コンタクトプラグ７に接続された金属配線９を含む配線形成層８とを備える。第１の層間絶縁膜５は、少なくとも一つのゲート電極２上方に第１の凹部５ａを有すると共に、複数のゲート電極２及び基板１に接する下部膜３と、第１の凹部５ａ以外の部分において下部膜３上に配置された上部膜４とを有し、第１の凹部５ａ内に、第２の層間絶縁膜６が埋め込まれている。 （もっと読む）

【課題】 カーボンナノチューブと電極をなす金属とを強い結合力でかつ十分な密着性を持って接合できるカーボンナノチューブへの金属接合方法及びＣＮＴを用いた配線構造を提供する。
【解決手段】本発明のカーボンナノチューブへの金属接合方法は、カーボンナノチューブを成長させる工程と、成長させたカーボンナノチューブの欠陥に硫黄原子を導入する工程と、前記硫黄原子を介して、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｈｇ、Ｓｉ、Ｇａ及びＡｓの中から選択された少なくとも１つの金属またはこれらの合金を接合する工程とを、含む。 （もっと読む）

【課題】下層金属膜上の絶縁性保護膜に貫通部を形成した後の残渣処理を簡単かつ確実に行い、下層金属膜の露出面を良好な状態に維持することによって上層金属膜の形成を確実に行うこと。
【解決手段】ウェハ表面の下層金属膜上に絶縁性保護膜を形成する。その絶縁性保護膜上にマスクを形成し、このマスクを用いて絶縁性保護膜を選択的に除去して下層金属膜の一部を露出させる。薬液によるウェット処理を行ってマスクを除去する。その後、その露出した下層金属膜の表面に存在する残渣を酸素系プラズマ処理により除去する。酸素系プラズマ処理によって下層金属膜の露出面にできたダメージを、水素系プラズマ処理を行って取り除く。そして、下層金属膜の露出面上に上層金属膜をメッキ等により積層する。 （もっと読む）