半導体ウェハアセンブリが誘電体の基部を備える。その上にシリコンの層が積層される。そのシリコン上に金属ハードマスクが積層される。その金属ハードマスク上に誘電体ハードマスクが積層される。その誘電体ハードマスク上にフォトレジストが積層される。これにより、シリコン層から複数の犠牲柱が延在するように、金属ハードマスクの層からフォトレジストまで犠牲柱が形成される。複数の犠牲柱が剥離または剥落してシリコンの層から時期尚早に分離するのを防止することによって、シリコンからの接合ダイオードの形成を最適化するべく、複数の犠牲柱の各々と導電材料の層との間の付着力を高めるために導電材料の層とハードマスクの層との間にインターフェイス層が設けられる。
（もっと読む）

半導体構造（３００）は、半導体基板（３０１）を有する。前記半導体基板（３０１）の上に電気絶縁材料の層（３０４）が形成されている。前記電気絶縁材料の層（３０４）に導電性の特徴（３１２）が形成されている。前記導電性の特徴（３１２）と前記電気絶縁材料の層（３０４）の間に第１の半導体材料の層（３２０）が形成されている。
（もっと読む）

【課題】プラズマダメージによる弊害を回避するための対策を採りつつ、同時に、多層配線構造の平坦化のための対策を採るような半導体集積回路のレイアウト設計を提供する。
【解決手段】本発明の半導体集積回路レイアウト設計方法は、自動配置配線のうちの第１配線層の配線に対して、基板領域にて且つ上記配線の直下にて、複数のダミー拡散パターンを配置することを特徴とする。 （もっと読む）

【課題】貫通配線基板を他基板に実装する際には圧力と熱が掛かる場合でも、貫通配線基板及び被実装物の耐久性を向上せしめた貫通配線基板及びその製造方法を提供する。
【解決手段】基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、基板部材７に設けられた貫通孔３と、基板部材７の貫通孔３を除く両面および貫通孔３の内周面に形成された絶縁層９と、少なくとも前記貫通配線基板の一方の面において、基板部材７の貫通孔３を除く部分の絶縁層９上に形成される絶縁樹脂層１４と、貫通孔３内周面の絶縁層９上に設けられたバリアメタルシード層１２と、貫通孔３に充填されると共に、貫通孔３から所定距離離れた位置まで前記貫通配線基板の一方の面上の絶縁樹脂層１４上に伸延して形成される貫通伸延配線１３と、貫通孔３の位置を除く貫通伸延配線１３上に形成された導電性を有するバンプ１５と、を具備している。 （もっと読む）

【課題】デュアルダマシン構造にも適用出来る好ましくはカーボンで作られるナノチューブによるビアの形成法を提供する。
【解決手段】底部と、側壁とを備える、少なくとも１つのビアを、金属材料の２つの層４及び１２を隔てる絶縁材料層５の中に形成する。次いで接着層７及び／又は保護層８の上に触媒層９を堆積する。さらに抑止層１１を、前記ビアの前記底部における前記触媒層９の部分を除く、前記ビアの前記ビアの側壁の上と、前記絶縁材料層５の上に方向性堆積によって形成する。ナノチューブを前記抑止層１１のない前記ビア底部の前記触媒層９の部分から成長させて前記金属材料の２つの層４及び１２を電気的に接続する。 （もっと読む）

【課題】製造コスト及び複雑性を増加することなしに、堅牢なボンドパッドスタックを形成し、ボンドパッド下側にアクティブな回路の配置を可能にする半導体素子の製造方法を提供する。
【解決手段】パッシベーション開口３１４の下側の区域（プローブチップ及びボンドワイヤが配置される場所）における下側導電層Ｍ１、Ｍ２、及び上部導電層Ｍ３をビアなしの均質な物質とし、それにより内部層誘電体３０２における応力集中点を減少させる。また窒化シリコン層３０６を付加することにより、堅牢性が著しく増加し、且つ亀裂又はその他の損傷が下側に存在するアクティブ回路内へ伝搬することを防止する。 （もっと読む）

【課題】金属面上に配置した場合でも磁束のトラップが少ない半導体装置を提供する。
【解決手段】半導体基板１１の一方の面上の第１の絶縁層１３上に複数本が略平行に並設された第１の金属配線１９と、他方の面上の第２の絶縁層１４上に複数本が略平行に並設された第２の金属配線１８と、第２の金属配線１８の一端１８ａ側で半導体基板１１を貫通した複数個の第１の貫通配線１７ａと、第２の金属配線１８の他端１８ｂ側で半導体基板１１を貫通した複数個の第２の貫通配線１７ｂとを備え、第１の金属配線１９の一端１９ａと第２の金属配線１８の一端１８ａが第１の貫通配線１７ａを介して接続され、第１の金属配線１９の他端１９ｂと第２の金属配線１８の他端１８ｂが第２の貫通配線１７ｂを介して接続され、配線１７ａ，１７ｂ，１８，１９からなる配線結線が半導体基板１１の平面方向と垂直な向きに中心軸線を有するソレノイドアンテナ２０を構成している。 （もっと読む）

【課題】フローティングボディ素子及びバルクボディ素子を有する半導体素子及びその製造方法を提供する。
【解決手段】この半導体素子の製造方法は、バルクボディ素子領域及びフローティングボディ素子領域を有する基板を準備する工程を含む。バルクボディ素子領域の基板の活性領域を画定するとともに、フローティングボディ素子領域のうち第１素子領域の基板上に順に積層された第１犠牲パターン及び第１活性パターンを画定する素子分離膜を形成する。フォトリソグラフィ及びエッチング工程を用いて素子分離膜に第１犠牲パターンの一部分を露出させる第１リセス領域を形成する。第１犠牲パターンを除去して第１活性パターン下部に第１空間を形成する。第１空間の内壁及び第１リセス領域の内壁に第１埋込誘電膜を形成する。第１埋込誘電膜を有する基板上に少なくとも第１空間を埋め込む第１埋込パターンを形成する。 （もっと読む）

【課題】基板、少なくとも１つの第１のくぼんだ基部、少なくとも１つの第２のくぼんだ基部、少なくとも１つの接続構造および少なくとも１つのバンプを備える自己整合ウェハまたはチップ構造を提供する。
【解決手段】基板１００は第１の表面１０１ａおよび第２の表面１０１ｂを有し、少なくとも１つのパッド１０２は第１の表面１０１ａ上に形成されている。第１のくぼんだ基部１１６は、第１の表面１０１ａ上に配置されるとともに、パッド１０２に電気的に接続されている。第２のくぼんだ基部１２０は第２の表面１０１ｂ上に配置されている。接続構造は、第１および第２のくぼんだ基部１１６、１２０に電気的に接続するために、基板１００を貫通するとともに、第１および第２のくぼんだ基部１１６、１２０間に配置されている。バンプ１２２は、第２のくぼんだ基部１２０に充填され、第２の表面１０１ｂから突出する。 （もっと読む）

【課題】低コストで効率的なプロセスで、トップ導体とボトム導体との間に電気的接続をもたらす誘電ポリマー薄膜における自己整合ビアを形成する方法の提供。
【解決手段】このプロセスは、第１のパターン化された導電層上に導電ポスト２０５を印刷し、次にパターン化されていない誘電層２０７を堆積させ、次に第２のパターン化された導電層を堆積させることによりなし得る。ビア２０８は、誘電体を堆積した後、第２の導電層を堆積する前に、ポストをフラッシュアニールする間に形成される。このプロセスでは、ポスト材料は閃光によってアニールされ、その結果、ポスト上部の誘電体を除去するエネルギーが放出される。 （もっと読む）

【課題】配線トラックの無駄なく、上下の導電線の交点に複数のビアを配置する。
【解決手段】本発明の例に係る半導体集積回路は、第１方向に延びる第１導電線１１と、第１導電線１１上に配置され、第１方向に交差する第２方向に延びる第２導電線１２と、第１導電線１１の第１コンタクト部Ｐ１と第２導電線１２の第２コンタクト部Ｐ２とを接続する第１ビア１３と、第１導電線１１の第３コンタクト部Ｐ３と第２導電線１２の第４コンタクト部Ｐ４とを接続する第２ビア１４とを備える。第１及び第３コンタクト部Ｐ１，Ｐ３は、第１方向に並んで配置され、第２及び第４コンタクト部Ｐ２，Ｐ４は、第２方向に並んで配置される。 （もっと読む）

【課題】層間絶縁膜の形成時にギャップフィル特性を確保でき、コンタクトホールの形成時に開口不良を防止できる半導体素子の製造方法を提供すること。
【解決手段】基板２００上に少なくとも１つ以上のゲートパターン２０１を形成するステップと、ゲートパターン２０１を含む基板上に第１の絶縁膜を形成するステップと、周辺領域の第１の絶縁膜をエッチングし、周辺領域の少なくとも１つ以上のゲート側壁スペーサ２０３Ｂ、２０４Ｂを形成するステップと、ゲート側壁スペーサ２０３Ｂ、２０４Ｂを含む基板上に第２の絶縁膜を形成するステップと、セル領域の第２の絶縁膜２０６Ａを所定の厚さにエッチングするステップと、第２の絶縁膜を含む基板全体上に層間絶縁膜を形成するステップと、セル領域の層間絶縁膜、第１の絶縁膜２０３Ａ、及び第２の絶縁膜２０６Ａをエッチングし、コンタクトホールを形成するステップとを含む。 （もっと読む）

【課題】良好な信号伝送特性を有する積層デバイスを提供する。
【解決手段】この積層デバイスは、下側基板１の上面に溝３を形成し、上側基板２の下面に溝３に対向する溝７を形成するとともに溝７の底に貫通孔８を形成し、溝３，７および貫通孔８の内壁に導電層４，９を形成し、溝３，７間の空間の長さ方向の中心線に沿って信号線５を設けるとともに貫通孔８の中心線に沿って信号線１０を設け、信号線１０の一方端を信号線５に接続したものである。したがって、積層デバイスの配線を同軸線路で構成できる。 （もっと読む）

【課題】従来に比して用途の自由度が高い単層カーボンナノチューブを容易に製造でき、生産効率を向上し得る単層カーボンナノチューブ製造方法、半導体配線構造の製造方法、フィールドエミッションディスプレイ用電子部品の製造方法及び探針製造方法を提案する。
【解決手段】初期単層カーボンナノチューブ20に外力を与えるだけで、不連続層21に沿って初期単層カーボンナノチューブ20が剥がれることにより、従来用いられていた薬品を使用することなく先端が均一に揃った欠陥のない単層カーボンナノチューブ１を製造できるので、薬品による官能基の修飾も起こらず、用途の自由度が高い単層カーボンナノチューブ１を容易に製造できる。また先端が均一に揃った欠陥のない単層カーボンナノチューブ１の製造を室温で、かつ短時間で行えると共に、フォトリソグラフィも用いることなく容易に製造できるので、単層カーボンナノチューブ１の生産効率を向上できる。 （もっと読む）

【課題】複数の層にそれぞれ異なるパターンを与えること。
【解決手段】パターニング方法が、第１の層と第２の層とを有した多層構造のうちの前記第１の層に、浅い部分と深い部分とを有した凹パターンが与えられるように、少なくとも２つの異なる高さの部分を有したエンボスツールを用いて前記第１の層にエンボス処理を施す工程（ａ）と、前記深い部分の底部で、前記第２の層の下地表面が露出するように、前記第１の層を介して前記第２の層をエッチングする工程（ｂ）と、前記浅い部分の底部で前記第２の層の表面が露出するように、前記第１の層をエッチングする工程（ｃ）と、を包含している。 （もっと読む）

【課題】段差部における配線の被覆性の向上と、微細な配線の形成と、配線間における寄生容量の増加の抑制とが可能である半導体装置の製造方法を提供する。
【解決手段】基板の一方の主面側に、接続孔が形成された絶縁膜と上記絶縁膜上に形成された配線とを備える半導体装置の製造方法であって、上記製造方法は、液状導電性材料を用いて少なくとも接続孔内に導電部を形成する工程（導電部形成工程）と、ウェットエッチングにより接続孔内以外に形成された導電部を除去する工程（導電部除去工程）とを含む半導体装置の製造方法である。 （もっと読む）

【課題】ホールサイズが小さい場合でも、ホール底部の表面にＣＮＴを成長せしめることができるＣＮＴ成長用微細ホール形成方法、ＣＮＴ成長用基板及びＣＮＴ成長方法の提供。
【解決手段】ＣＮＴ成長用基板の主面上に母線層、ＣＮＴ成長用触媒層としての触媒金属の酸化物層、及び絶縁層をこの順番に設け、絶縁層をエッチングして絶縁層にＣＮＴ成長用の微細ホールを形成する。このＣＮＴ成長用微細ホールが形成されている基板。このＣＮＴ成長用微細ホールの底部表面に、ＣＶＤ法によりＣＮＴを成長せしめる。 （もっと読む）

【課題】パワー素子と他の半導体デバイスとの複合型の半導体装置において、多層配線によって半導体デバイスの電極を最上層まで引き伸ばすに際し、多層配線のうちパワー素子における配線抵抗を小さくしつつ、多層配線の配線層にクラックを生じさせないようにする。
【解決手段】積層配線２０のうち第１領域１１におけるパワーＭＯＳトランジスタのソース電極３２、ドレイン電極３１を積層配線２０の２層目の配線層２２より上層の配線層２３〜２５において、複数の微細なビアホールを用いずに１つの電極としてそれぞれ形成する。 （もっと読む）

【課題】簡易な構成で容易且つ確実に触媒材料を均一で高密度の微粒子状態に形成し、直径が制御された高密度の炭素元素からなる線状構造体の成長を可能とする。
【解決手段】シリコン基板１１上にＴｉＮ薄膜１２を形成した後、ＴｉＮ薄膜１２上にＣｏ微粒子１３及びＮｉ微粒子１４を両者が混在化するように堆積し、成長条件を変えてＣｏ微粒子１３及びＮｉ微粒子１４からＣＮＴ１５，１６を順次成長させる。 （もっと読む）

【課題】性能劣化を抑制することが可能な高信頼性の配線を提供する。
【解決手段】第１導電膜に一端を接続し、第１導電膜と離間した第２導電膜に他端を接続する束状のカーボンナノチューブからなる複数の導電部材２０と、導電部材２０の間に分散されたダイヤモンド結晶構造を有する炭素粒子２２とを備える。 （もっと読む）