説明

Fターム[5F033KK13]の内容

Fターム[5F033KK13]に分類される特許

161 - 180 / 399


【課題】エッチング加工用マスクを基板の表面に形成する回数を削減する。
【解決手段】基板10と、基板10の表面10pに形成されたGND部12と、基板10の裏面に形成された導電層14(例えば、Ni)と、基板10および導電層14を貫通する貫通孔14a、10cと、貫通孔14a、10cの内面ISと導電層14の表面14pを覆う導電性部材16とを備えた接地部付き基板1であって、導電層14のエッチングレートは、基板10のエッチングレートよりも小さく、導電層14の裏面14qが、導電層14の表面14pと対向し、基板10の裏面に接している。 (もっと読む)


【課題】合計長が長くなることにより抵抗値が大きくなり、また、表皮効果により、実施的な抵抗値が大きくなった。
【解決手段】インダクタを含む半導体装置であって、前記インダクタは、(1)第1の導体と、当該第1の導体の表面に形成されている、前記第1の導体より導電性が高い第2の導体と備える渦巻状の巻線本体と、(2)第3の導体と、当該第3の導体の表面に形成されている、前記第3の導体より導電性が高い第4の導体とを備え、前記巻線本体の両端部のうち中心側の端部を起点として外側に向けて延在する配線と、(3)前記巻線本体の中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有する。 (もっと読む)


【課題】ウエハレベルCSPにおいて、傾斜面を有する樹脂ポストが存在する場合であっても、樹脂ポスト近辺に微細な再配線を設計どおりに高密度に形成することができ、チップの小型化及び端子数の増加に対応することが可能な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、少なくとも一面に電極3を備えた基板2上の所定位置に、面状をなす第一頂部4aを備えた突起状の第一樹脂ポスト4を形成する工程αと、前記第一樹脂ポストの第一頂部上に、該第一頂部の一部を少なくとも露出させるように、該第一頂部よりも小さい面状をなす第二頂部5aを備えた突起状の第二樹脂ポスト5を形成する工程βと、を少なくとも備えたことを特徴とする。 (もっと読む)


【課題】アライメントマークの形成に関連する歩留まりの低下を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】GaN層2及びn型AlGaN層3に、絶縁性基板1の表面まで到達する開口部6を形成する。次に、開口部6内にソース電極4sに接続されるNi層8を導電性エッチングストッパとして形成すると共に、n型AlGaN層3上にアライメントマーク8aを形成する。次に、絶縁性基板1の裏面にフォトレジスト膜を形成し、アライメントマーク8aを基準として、ビア用遮光部及びアライメント用遮光部が設けられたフォトマスクの位置合わせを行う。次に、フォトマスクを用いてフォトレジスト膜からビアホール形成用レジストパターンを形成する。次に、ビアホール形成用レジストパターンを用いて、絶縁性基板1に、その裏面側からNi層8まで到達するビアホール1sを形成する。そして、ビア配線16を形成する。 (もっと読む)


【課題】導電体内の欠陥の発生を抑制し、導電体が連続的に形成される三次元構造体の製造方法および三次元構造体を提供する。
【解決手段】第1の導電体上に、絶縁体と、この絶縁体内に、第1の導電体と異なる第2の導電体で構成される縦構造体と横構造体が組み合わされた三次元の擬似導電体構造とを形成する工程と、擬似導電体構造を溶解除去して三次元の空洞を形成し、第1の導電体を露出させる工程と、第1の導電体をシード層として、電解めっき法により第3の導電体を空洞に充填し、三次元の導電体構造を形成する工程を有することを特徴とする三次元構造体の製造方法およびこれによる三次元構造体。 (もっと読む)


【課題】低損失で一様な接地層を持つ半導体集積回路を提供する。
【解決手段】半導体集積回路において、第2の配線層は、少なくともひとつの開口部322が設けられた接地導体320を含む。少なくともひとつの開口部322は、第3の配線層L36に含まれる少なくともひとつのパッチ導体360によってオーバーラップされる。第2の誘電体層に含まれる少なくともひとつのビア340によって、少なくともひとつのパッチ導体360と接地導体320が電気的に接続されている。第1の配線層L1は、接地導体320の上方に信号線路10を含む。 (もっと読む)


一又は複数のナノ構造の作成方法が開示されており、当該方法は:基板の上部表面上に導電層を形成すること;導電層上に触媒のパターン層を形成すること;触媒層上に一又は複数のナノ構造を成長させること;及び一又は複数のナノ構造の間及び周囲の導電層を選択的に除去することを含んでなる。デバイスもまた開示されており、該デバイスは、基板、ここで基板は一又は複数の絶縁領域によって隔てられた一又は複数の露出金属島を含んでなる;一又は複数の露出金属島又は絶縁領域の少なくともいくつかを覆う基板上に配された導電性補助層;導電性補助層上に配された触媒層;及び触媒層上に配された一又は複数のナノ構造を含んでなる。 (もっと読む)


【課題】プローブをパッドに接触させる際の接触不良およびプローブ破損の発生を抑制できる多層配線用パッド構造およびその製造方法を提供すること。
【解決手段】第1の配線2が形成されている半導体基板1に、第1の層間絶縁膜3、第1のコンタクトホール6、第2の配線11と第1の層間絶縁膜3との間の密着性を向上するためのW系金属薄膜7、第2の配線11を形成するためのめっき用金属薄膜8、第2の配線11、第2の層間絶縁膜12、第2のコンタクトホール13、第3の配線16と第2の層間絶縁膜12との間の密着性を向上させるためのW系金属薄膜14、第3の配線16を形成するためのめっき用金属薄膜15、第3の配線16が形成され、パッド中央17の表面は平坦で、パッド端18は下側に曲がっていることを特徴とする多層配線用パッド構造を構成する。 (もっと読む)


【課題】貫通電極を有する半導体装置の製造コストを低減することのできる技術を提供する。
【解決手段】半導体基板4を貫通するリング状の溝部14を半導体基板4の裏面側から形成し、リング状の溝部14の内部と半導体基板4の裏面に絶縁膜7を形成した後、リング状の溝部14の内側の絶縁膜7および半導体基板4に、貫通孔5を半導体基板4の裏面側から形成し、半導体基板4の表面に形成された表面保護絶縁膜2を貫通孔5の底面に露出させる。続いて、貫通孔5の底面に露出する表面保護絶縁膜2を除去して開口部6を形成し、素子面電極3を露出させた後、素子面電極3に接続するコンタクト電極9を貫通孔5および開口部6の内壁に形成し、コンタクト電極9と同一層からなるパッド電極9aを半導体基板4の裏面に形成する。 (もっと読む)


【課題】Cu膜からなる配線層と封止樹脂層との密着性を向上させ、両層間での剥離を防止し信頼性の高い半導体装置を提供する。
【解決手段】本発明に係る半導体装置1A(1)は、一面に電極3を配してなる半導体基板2と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層4と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層5と、を少なくとも備える半導体装置であって、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有することを特徴とする。 (もっと読む)


【課題】小型で配線抵抗が小さい半導体装置及びその製造方法を提供する。
【解決手段】半導体基板29の領域HRの上層部分に横型のMOSFETからなるハイサイド・トランジスタHQを形成すると共に、領域LRに縦型のMOSFETからなるローサイド・トランジスタLQを形成する。次に、ハイサイド・トランジスタHQのソース領域(n型領域26)を貫通し、ローサイド・トランジスタLQのドレイン領域(n型基板21)に相当する深さまで到達する接続部材42を形成し、半導体基板29の下面を研削して接続部材42を露出させ、半導体基板29の下面上に、接続部材42及びローサイド・トランジスタLQのドレイン領域(n型基板21)の双方に接続された裏面電極40を形成する。これにより、半導体チップ20が作製される。この半導体チップ20は、DC−DCコンバータの出力回路を構成する。 (もっと読む)


【課題】製造工程中にダメージを受けても、良好な品質を示す低誘電率膜を備えた半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に低誘電率膜14を形成する工程(a)と、低誘電率膜14に凹部20を形成する工程(b)と、工程(b)の後、低誘電率膜14に有機溶液4を塗布する工程(c1)と、シリル化溶液5を用いて低誘電率膜14をシリル化する工程(c2)とを順に行う工程(c)と、工程(c)の後、凹部20に金属を埋め込むことで、低誘電率膜14にビアプラグ及び金属配線のうち少なくとも1つを形成する工程(d)とを備えている。工程(c2)の前に、工程(c1)を行うことで、シリル化溶液5の低誘電率膜14に対する浸透性が向上する。 (もっと読む)


【課題】窒化物半導体装置において、半絶縁性SiC基板と比較して安価に入手することができる導電性SiC基板を使用してコストを低く抑えながら、良好な出力特性及び高周波特性が得られるようにする。
【解決手段】窒化物半導体装置を、導電性SiC基板1上に形成された窒化物半導体積層構造2と、窒化物半導体積層構造2の活性領域の下方の領域に形成されたアモルファスカーボン層3とを備えるものとする。 (もっと読む)


【課題】配線部間の寄生容量を小さくすることができ、その上、エアギャップに起因する短絡、および、配線間隔が小さくなることによる耐圧劣化や配線部同士の短絡の発生を防ぐことができる半導体装置およびその製造方法を提供する。
【解決手段】第1の絶縁膜102上には、配線部108,109の上面および側面を覆う第3の絶縁膜110が形成されている。第3の絶縁膜110は、第1アスペクト比を有する第1の領域155と、その第1アスペクト比よりも小さな第2アスペクト比を有する第2の領域156とを備え、配線部109は第2のアスペクト比を有する第2の領域156を備えている。第1の領域155にはエアギャップ111が形成され、第2の領域156にはエアギャップ111が形成されていない。 (もっと読む)


少なくとも一つの絶縁体層又は半導体層(4)によって分離された二つの導電層(2,5)の間の電気的相互接続の作製方法であって、少なくとも下方の導電層(2)及び上方の導電層(5)との間に伸びる分離層(4)の作製又は堆積よりも前にスタッド(3)を形成する段階を含み、前記スタッドの性質及び/又は形状は分離層(4)に関して使用される材料に対する非濡れ性を付与する。
(もっと読む)


様々な半導体チップ導体構造体およびその製造方法を提供する。ある局面において、半導体チップ上に導体構造体を形成することを含む製造方法を提供する。導体構造体は、第1の再配置層構造体に電気的に接続される第1のサイトおよび第2の再配置層構造体に電気的に接続される第2のサイトを有する。導体構造体上にはんだ構造体が形成される。
(もっと読む)


【課題】エアギャップにより配線間の寄生容量を低減しつつ、ボトムボーダーレスビアによるエアギャップを介した隣接配線との短絡を防ぐことができる半導体装置を提供することを課題とする。
【解決手段】第1の絶縁膜上に所定間隔で設けられた少なくとも一対の第1の金属配線と、第1の金属配線を覆う配線間絶縁膜と、配線間絶縁膜上で、第1の金属配線と交差する第2の金属配線と、一対の第1の金属配線の一方又は両方と第2の金属配線とに接続されるプラグとを備え、配線間絶縁膜が、一対の第1の金属配線の間において、エアギャップを含む領域と、配線間絶縁膜のみからなる領域とを備え、配線間絶縁膜のみからなる領域が、プラグと接続される部位に対応する前記一対の第1の金属配線間に位置することを特徴とする半導体装置により上記課題を解決する。 (もっと読む)


【課題】塗布型のフォトレジストと安全性の高いガスを使用しながら、低コストでInP基板にビアホールを形成することができるInPのドライエッチング方法およびビアホール形成方法を提供する。
【解決手段】半絶縁性InP基板1の第1の基板面上に上面電極5を形成する電極形成段階と、半絶縁性InP基板1の第1の基板面にサファイア基板6を貼り付ける貼り付け段階と、半絶縁性InP基板1を薄化する薄化段階と、半絶縁性InP基板1の第2の基板面上にレジストパターン8を形成するレジストパターン形成段階と、レジストパターン8をマスクとしてエッチングガスを用いて、半絶縁性InP基板1の第2の基板面側をエッチングするエッチング段階とを含み、エッチングガスがHIガスとN2ガスとHeガスとを含み、全ガス流量に対するN2ガスの流量が5%以上であり、かつ、HIガスのHeガスに対するガス流量比が1未満である。 (もっと読む)


【課題】アンテナが半導体チップの回路に及ぼす悪影響を最小限に抑えることができる半導体装置、電子機器の提供。
【解決手段】半導体装置は、集積回路12が形成される半導体チップ10と、少なくとも1つのスロット52を有し、半導体チップ10の主面13に直交する方向を第1の方向D1とした場合に半導体チップ10の第1の方向D1に少なくとも絶縁層30を介して設けられ、半導体チップ10の集積回路12に電気的に接続されるスロットアンテナ50と、を含む。 (もっと読む)


【課題】貫通電極の導通確認をウェハ単位で簡便に行なうことができる半導体装置の製造方法を提供すること。
【解決手段】シリコンウェハ250の能動面10aに形成された複数の集積回路を個片化して複数の半導体装置1を製造する方法であって、複数の集積回路を個片化する前に、集積回路のそれぞれに形成された能動面電極120a,120b,外部接続用電極122,及びダミー電極を覆って導電膜190を形成する工程と、能動面10aと反対の裏面10bからシリコンウェハ250を貫通して能動面電極120a,120bに達する貫通電極112a,112bを形成する工程と、裏面10bから一対の貫通電極112a,112bをプロービングして貫通電極112a,112bと能動面電極120a,120bとの導通を検査する工程と、を有することを特徴とする半導体装置の製造方法とした。 (もっと読む)


161 - 180 / 399