【課題】半導体装置とその製造方法において、絶縁膜のホール内に形成される導電性プラグ等の導電性材料のコンタクト抵抗が基板面内でばらつくのを防止すること。
【解決手段】シリコン基板３０の上方に第１の層間絶縁膜４５を形成する工程と、第１の層間絶縁膜４５の上方に強誘電体キャパシタQを形成する工程と、強誘電体キャパシタQの上方に、水素バリア絶縁膜５５、５７、６２と第２の層間絶縁膜５８とを有する積層膜を形成する工程と、エッチングにより積層膜にホール５８ｂ、５８ｃを形成する工程と、ホール５８ｂ、５８ｃ内に金属配線（導電性材料）６９を埋め込む工程とを有し、ホール５８ｂ、５８ｃを形成する工程において、水素バリア絶縁膜５５、５７、６２のエッチングを、第２の層間絶縁膜５８のエッチングとは異なるエッチング手法で行う半導体装置の製造方法による。 （もっと読む）

【目的】リソグラフィの解像度や、光学コントラストを向上させると共にメモリ素子領域部のチップ面積を縮小させる半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、メモリ素子領域内で、同一線幅及び同一ピッチで繰り返し配置される複数のビット線１０と、前記メモリ素子領域内で、前記複数のビット線１０と同層で、かつ平行に形成され、前記複数のビット線１０と同一線幅及び同一ピッチで配置される複数のシャント線３０と、前記複数のシャント線３０の上層側から前記複数のシャント線３０に跨って接続するように配置される上層コンタクトプラグ３４と、を備えたことを特徴とする。 （もっと読む）

【課題】半導体装置とその製造方法において、エッチング生成物を直接観察することなくその有無を判断すること。
【解決手段】シリコン基板１の上方に、第１の導電膜１９、強誘電体膜２０、及び第２の導電膜２１を形成する工程と、第２の導電膜２１をパターニングして上部電極２１ａにする工程と、強誘電体膜２０をパターニングしてキャパシタ誘電体膜２０ａにする工程と、レジストパターン３０をマスクにして、該レジストパターン３０の側面を後退させながら、第１の導電膜１９をエッチングし、下部電極１９ａを形成する工程と、上部電極２０ａの上面のうち、レジストパターン３０の後退を反映して他の領域よりも高位となった段差面２１ｘの幅を測定する工程と、段差面２１ｘの幅C₁に基づいて、キャパシタ誘電体膜２０ａの側面に付着したエッチング生成物の有無を判断する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】Ｃｕを含む配線について、配線抵抗を低く維持しつつ、しかも、ストレスマイグレーション耐性の劣化を伴うことなく、エレクトロマイグレーション耐性を向上し得る半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成された層間絶縁膜３６と、層間絶縁膜３６内に形成されたＣｕより成る配線５０と、層間絶縁膜３６と配線５０の間に形成され、Ｔｉ膜４２とＴａ膜４４との積層膜より成るバリアメタル膜４６とを有し、配線５０表面に、ＴｉとＳｉとを含む界面層５４が形成されている。 （もっと読む）

【解決手段】
半導体デバイスの高性能な金属化システムにおいてビア開口をパターニングする間、開口（２２１Ａ）が導電性キャップ層（２１３）を通って延び、適切なイオン衝撃が確立されて下層の金属領域（２１２）の材質が導電性キャップ層（２１３）の露出した側壁部分へ再分配され、それにより保護材質（２１２Ｐ）が確立される。その結果、後続のウエット化学的エッチング処理（２１５）において、導電性キャップ層（２１３）の過度な材質除去の可能性を大幅に低減することができる。 （もっと読む）

【課題】導電体内の欠陥の発生を抑制し、導電体が連続的に形成される三次元構造体の製造方法および三次元構造体を提供する。
【解決手段】第１の導電体上に、絶縁体と、この絶縁体内に、第１の導電体と異なる第２の導電体で構成される縦構造体と横構造体が組み合わされた三次元の擬似導電体構造とを形成する工程と、擬似導電体構造を溶解除去して三次元の空洞を形成し、第１の導電体を露出させる工程と、第１の導電体をシード層として、電解めっき法により第３の導電体を空洞に充填し、三次元の導電体構造を形成する工程を有することを特徴とする三次元構造体の製造方法およびこれによる三次元構造体。 （もっと読む）

【課題】層間絶縁膜としてＬｏｗ−ｋ膜を有する半導体装置において、温度サイクル試験時における層間絶縁膜の剥離を防止し、信頼性に優れた半導体装置を提供する。
【解決手段】銅を主導電層とする埋め込み配線５、８、１１を内部に形成した層間絶縁膜４、７、１０と、埋め込み配線５、８、１１のキャップ絶縁膜６、９、１２を積層した構造を備えた半導体装置において、相対的にヤング率の小さいＬｏｗ−ｋ膜からなる層間絶縁膜７と上面で接する相対的にヤング率の大きいキャップ絶縁膜６は、半導体装置の端部において、非設置となるように形成する。 （もっと読む）

【課題】高温かつ長時間の熱工程を経ても、酸化されないコンタクトプラグを備えた半導体装置とその製造方法を提供する。
【解決手段】半導体基板上にトランジスタを形成し、前記トランジスタ及び前記半導体基板を覆う層間絶縁膜を形成し、前記層間絶縁膜にこれを貫通する、１つ以上のコンタクトホールを開口し、前記コンタクトホールの側面に、酸化性ガスが拡散するのを防ぐ、絶縁性の酸化性ガス拡散防止膜を成膜し、前記酸化性ガス拡散防止膜の内側に、前記トランジスタの端子とコンタクトするコンタクトプラグ本体を埋め込んで、前記層間絶縁膜から発生する酸化性ガスが前記酸化性ガス拡散防止膜によって前記コンタクトプラグ本体に拡散するのを防止可能な構成を作り、この後、前記層間絶縁膜の上方に、前記コンタクトプラグ本体の１つと電気的に導通する、強誘電体膜を含む強誘電体キャパシタを形成する。 （もっと読む）

【課題】半導体装置のサイズの増大を防止でき、コンタクト部を安定して形成できる。
【解決手段】Ｎ型電界効果トランジスタ１２およびＰ型電界効果トランジスタ１３が共有するゲート部１１と、ゲート部１１上に形成された、応力が異なる少なくとも２つの応力発生膜１２ａ，１３ａと、応力発生膜１２ａ，１３ａが重なる境界部１６に形成された、ゲート部１１の長手方向に沿った形状のコンタクト部１４と、を有する半導体装置１０により、半導体装置のサイズの増大が防止され、コンタクト部が安定して形成される。 （もっと読む）

【課題】歩留まりの低下がなく、配線間容量を実用上十分に低減できる配線構造を有する半導体装置を得られるようにする。
【解決手段】半導体装置は、半導体基板１００の上に形成された第１の層間絶縁膜１０１と、該第１の層間絶縁膜１０１に形成された複数の溝部に埋められた、導電性部材からなる複数の下部配線１０５とを有している。第１の層間絶縁膜１０１における複数の下部配線１０５の隣り合う配線同士の間には、第１の層間絶縁膜が除去されてなる空隙部１０１ｃが選択的に形成されている。また、空隙部１０１ｃの下端部の位置は、各下部配線１０５の下端部の位置よりも低い。 （もっと読む）

【課題】銅−マンガン合金技術を用いて銅コンタクトを形成する場合において、コンタクトホールの底部にもバリア層としてのマンガン酸化物層を形成させる。
【解決手段】半導体装置１００は、半導体基板１０１上に形成された金属含有化合物層１０２と、金属含有化合物層１０２上を含む半導体基板１０１上に形成された絶縁体膜１０３と、絶縁体膜１０３に、金属含有化合物層１０２に達するように形成されたコンタクトホール１０４と、コンタクトホール１０４に形成されたコンタクトプラグと、絶縁体膜１０３及び金属含有化合物層１０２のそれぞれとコンタクトプラグとの間に形成されたマンガン酸化物層１１９とを備える。 （もっと読む）

【課題】製造歩留まりや信頼性を損なうことなく微細なコンタクトホールを形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に第１の窒化膜２４、第１の酸化膜２６、第２の窒化膜２８を順次形成する工程と、第２の窒化膜上にフォトレジスト膜３４を形成する工程と、フォトレジスト膜に開口部３６を形成する工程と、フォトレジスト膜をマスクとして、第２の窒化膜２８をエッチングし、開口部を第１の酸化膜まで到達させる第１のエッチング工程と、第２の窒化膜をマスクとして、第１の酸化膜をエッチングし、開口部を第１の窒化膜まで到達させる第２のエッチング工程と、開口部の底部の径ｄ_２を広げるとともに、第１の窒化膜を途中までエッチングする第３のエッチング工程と、第１の窒化膜を更にエッチングし、半導体基板に達するコンタクトホール３８を形成する第４のエッチング工程とを有している。 （もっと読む）

【課題】配線およびビアの腐食を防ぐとともに配線およびビアの埋め込みが良好で信頼性に優れる半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に凹部を形成する工程と、前記凹部の形成された前記絶縁膜の表面に所定の金属元素を含む前駆体膜を形成する工程と、熱処理を施すことにより、前記前駆体膜と前記絶縁膜とを反応させて、その境界面に前記所定の金属元素と前記絶縁膜の構成元素を含む化合物を主成分とする絶縁性の自己形成バリア膜を形成する工程と、前記絶縁性の自己形成バリア膜の形成後、未反応の前記前駆体膜を除去する工程と、未反応の前記前駆体膜を除去した前記絶縁性の自己形成バリア膜上にＲｕ、Ｃｏの少なくとも１つからなる導電膜を形成する工程と、前記導電膜上に配線材料膜を堆積させる工程と、前記配線材料膜を平坦化して配線構造を形成する工程と、を含む。 （もっと読む）

【課題】実効的な低配線間容量を維持しつつ、高密着性かつ高い配線間絶縁信頼性を有する多層配線の形成方法を提供する。
【解決手段】本発明に係る多層配線の形成方法は、シロキサン構造を含むビア層間絶縁膜４３及び配線層間絶縁膜４４を金属配線４１ａ上に形成する第一の工程（図１［１］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４の一部に金属配線４１ａに達する凹部としてのデュアルダマシン溝４８を形成する第二の工程（図１［２］〜図２［２］）と、ビア層間絶縁膜４３及び配線層間絶縁膜４４とデュアルダマシン溝４８内で露出した金属配線４１ａとに水素プラズマ処理を施すことにより、ビア層間絶縁膜４３及び配線層間絶縁膜４４の表面に改質層４９を形成するとともに金属配線金属配線４１ａの表面を還元する第三の工程（図３［１］）と、を含むことを特徴とする。 （もっと読む）

【課題】抵抗素子として機能する配線を有し、かつ面積の小さな半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板ＳＢと、半導体基板ＳＢ上に設けられた第２の配線層Ｌ２とを備えている。第２の配線層Ｌ２は、通常の配線ＷＲと、高抵抗配線ＲＥと、通常の配線ＷＲおよび高抵抗配線ＲＥを埋め込む絶縁膜８とを含んでいる。通常の配線ＷＲは、第１の銅部１０Ｗと、第１の銅部１０Ｗの底面側および側面側を覆う第１のバリアメタル膜９Ｗとを有している。高抵抗配線ＲＥは、空洞部ＣＶと、空洞部ＣＶの底面側および側面側を覆う第２のバリアメタル膜１９Ｒとを有している。 （もっと読む）

【課題】還元性物質による強誘電体キャパシタの劣化を抑えることが可能な半導体装置の製造方法を提供すること。
【解決手段】シリコン基板１の上方に第１絶縁膜１４を形成する工程と、第１絶縁膜１４の上に、下部電極２１ａ、強誘電体材料よりなるキャパシタ誘電体膜２２ａ、及び上部電極２３ａをこの順に積層してなるキャパシタQを形成する工程と、キャパシタQを覆う酸化シリコンよりなる第２絶縁膜２８を形成する工程と、第２絶縁膜２８の上面を窒化する工程と、窒化された第２絶縁膜２８の上に、酸化シリコンよりなる第３絶縁膜３０を形成する工程と、第３絶縁膜３０の上面を窒化する工程と、第３絶縁膜３０の上面を窒化した後、該第３絶縁膜３０上に金属膜を形成する工程と、金属膜をパターニングして配線５０を形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】工程数を増やすことなく安価にカーボンナノチューブからなる横方向の配線を提供することである。
【解決手段】半導体装置は、半導体基板または導電層（第１の導電層）１０１と、第２の導電層１０７と、触媒層１０６と、導電体１０４とを備えている。第２の導電層１０７は、第１の導電層１０１とは間隔を開けて第１の導電層１０１と略平行に配置されており、カーボンナノチューブからなる。触媒層１０６は、第２の導電層１０７の側面に設けられ、カーボンナノチューブを形成するための触媒を含んでいる。導電体１０４は、第１の導電層１０１に対して垂直に配置され、第１の導電層１０１に電気的に接続されているとともに触媒層１０６を介して第２の導電層１０７に電気的に接続されている。 （もっと読む）

【課題】半導体装置のチップサイズの拡大を抑制する。
【解決手段】上下の配線層５間における層間絶縁膜６に設けられ、それぞれを接続する回路用Ｖｉａ７と、電極パッド４下の層間絶縁膜６に設けられ、一方が電極パッド４と接続された平面リング状の保護用Ｖｉａ９と、保護用Ｖｉａ９の他方のみと接続された配線層５から構成される保護用配線層１０と、保護用配線層１０の下方の半導体基板の主面に設けられた半導体素子とを有している。表面が露出した電極パッド４の下部を保護用Ｖｉａ９および保護用配線層１０で囲み、保護用Ｖｉａ９の幅ｘが回路用Ｖｉａ７の幅ｙ以上である。 （もっと読む）

【課題】同一配線層の配線間における実効誘電率の増大及び配線幅のばらつきの増加を解消しつつ、ナノホールパターンの形成時における反射率差に起因する課題と、エッチングによる配線信頼性低下の課題とを同時に解決できるようにする。
【解決手段】半導体装置は、半導体基板の主面に垂直な方向に筒状に延びる複数の空間部である第１のナノコラム型ホール１１ｂを有する第１の層間絶縁膜１１と、該第１の層間絶縁膜１１に選択的に形成された下層配線１２とを有している。下層配線１２の上部には、金属又は金属を含む材料からなるキャップ膜１２ｃが形成されている。 （もっと読む）

【課題】相変化メモリの記憶層を構成する相変化膜と層間絶縁膜との剥がれを防止すると共に、層間絶縁膜と相変化膜との間に介在する接着層の構成原子が相変化膜内に拡散して相変化膜の特性を変動させる不具合を防止する。
【解決手段】層間絶縁膜２０上には抵抗素子ＲＭ１、ＲＭ２が形成されている。抵抗素子ＲＭ１、ＲＭ２のそれぞれは、プラグ２３（下部電極）と、その上部に積層された接着層２４、記憶層２５および上部電極２６によって構成されている。接着層２４は、記憶層２５と層間絶縁膜２０との界面剥離を防止するために設けられているが、プラグ２３（下部電極）の上面には、接着層２４が設けられていない。 （もっと読む）