説明

Fターム[5F033LL02]の内容

Fターム[5F033LL02]に分類される特許

81 - 100 / 317


【課題】基板側から順に、Al合金膜と、当該Al合金膜と直接接続する薄膜トランジスタの酸化物半導体層と、を有し、TiやMoなどの高融点金属を省略してAl合金膜を酸化物半導体層と直接接続しても低コンタクト抵抗を実現できる新規な表示装置用Al合金膜を有する配線構造を提供する。
【解決手段】上記配線構造において、半導体層は酸化物半導体からなり、Al合金膜は、Niおよび/またはCoを含むものである。 (もっと読む)


【課題】基板側から順に、絶縁膜と、Cu合金膜と、薄膜トランジスタの酸化物半導体層と、を備えた配線構造であって、TiやMoなどのバリアメタル層を省略してCu合金膜を、基板および/または絶縁膜と電気的に直接接続しても、これらとの密着性に優れており、しかもCu系材料の特徴である低電気抵抗、並びに酸化物半導体層および/または画素電極を構成する透明導電膜との低いコンタクト抵抗を実現できる新規な表示装置用Cu合金膜を有する配線構造を提供する。
【解決手段】本発明の配線構造において、Cu合金膜は、Mn、Ni、Zn、Al、Ti、Mg、Ca、W、およびNbよりなる群から選択される少なくとも1種の元素を含有している。上記Cu合金膜は、基板および/または絶縁性、並びに半導体層と直接接続されている。 (もっと読む)


【課題】 バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットを提供すること。
【解決手段】 Si酸化物を含む絶縁膜1にCuの配線が設けられている半導体装置であって、絶縁膜1に設けられた溝状の開口部1aの内面に形成されたバリア膜4と、開口部1a内であってバリア膜4上に形成されたCuからなる配線本体2と、を備え、バリア膜4が、バリア膜4が、少なくとも絶縁膜1上に形成されたCa酸化物を含有するCu合金下地層4aを有し、該Cu合金下地層4aと絶縁膜1との界面にCaSi酸化物が偏析している。 (もっと読む)


【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板1上に複数のロジック用pチャネル型MISFETQp1と、複数のロジック用nチャネル型MISFETQn1と、複数のメモリ用pチャネル型MISFETQp2と、複数のメモリ用nチャネル型MISFETQn2とが混載されている。複数のロジック用pチャネル型MISFETQp1のうちの少なくとも一部は、シリコンゲルマニウムで構成されたソース・ドレイン領域を有し、複数のロジック用nチャネル型MISFETQn1の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。複数のメモリ用pチャネル型MISFETQp2の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有し、複数のメモリ用nチャネル型MISFETQn2の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。 (もっと読む)


【課題】ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する課題とする。
【解決手段】半導体層1、ソース電極2、ドレイン電極3、透明導電膜4を有する薄膜トランジスタ基板において、ソース電極2とドレイン電極3は、ドライエッチング法によるパターニングで形成されたGe:0.3原子%〜1.2原子%、Co:0.05原子%〜2.0原子%、Laおよび/またはNd:0.1原子%〜0.5 原子%を含有するAl合金薄膜より成り、半導体層1と直接接続している。 (もっと読む)


【課題】
太幅配線の添加元素を細幅配線の添加元素とは独立に制御する。
【解決手段】
層間絶縁膜に、第1の幅を有する第1の配線溝および第1の幅より広い第2の幅を有する第2の配線溝を形成し、第1の配線溝および第2の配線溝内に、第1の添加元素を含む第1のシード層を形成し、第1のシード層上に第1の銅層を形成し、第1の配線溝内の第1の銅層および第1のシード層を残存させつつ、第2の配線溝内の第1の銅層および第1のシード層を除去し、その後、第2の配線溝内に、第2の添加元素を含む又は添加元素を含まない第2のシード層を形成し、第2のシード層の上に第2の銅層を形成する。 (もっと読む)


【課題】高い反射率および低い接触抵抗を有しており、しかも、ヒロックなどの欠陥を生じることのない耐熱性にも優れた反射電極を提供する。
【解決手段】基板1上に形成される表示デバイス用の反射電極2であって、前記反射電極は、0.05〜2原子%のNi及び/又はCo、並びに0.1〜2原子%のNdを含有する第1のAl−(Ni/Co)−Nd合金層2aとAlとO(酸素)を含有する第2のAl酸化物層2bと、を有している。上記Al酸化物層は透明画素電極3と直接接続しており、前記Al酸化物層中のO原子数とAl原子数との比である[O]/[Al]が、0.30以下であり、前記Al酸化物層の最も薄い部分の厚みが、10nm以下である。上記反射電極は、前記Al酸化物層と前記透明画素電極とが直接接続する領域において、前記透明画素電極と前記基板との間に形成されている。 (もっと読む)


【課題】 半導体装置及びその製造方法に関し、埋込導体構造の密着性とCu拡散防止能を両立する。
【解決手段】 半導体基板上に設けた絶縁膜に設けた埋込導体用の凹部内に埋め込まれたCuまたはCuを最大成分とする合金からなるCu系埋込導体層と、前記凹部に露出する前記絶縁膜との間にCoを最大成分とするとともに、少なくともMn、O及びCを含むCoMn系合金層を設ける。 (もっと読む)


【課題】半導体チップのチップサイズを縮小化することができる技術を提供する。特に、LCDドライバを構成する長方形形状の半導体チップにおいて、短辺方向のレイアウト配置を工夫することにより、半導体チップのチップサイズを縮小化することができる技術を提供する。
【解決手段】LCDドライバを構成する半導体チップCHP2は、複数の入力用バンプ電極IBMPのうち一部の入力用バンプ電極IBMPの下層には入力保護回路3a〜3cが配置されている一方、複数の入力用バンプ電極IBMPのうち他の一部の入力用バンプ電極IBMPの下層には入力保護回路3a〜3cが配置されずにSRAM2a〜2c(内部回路)が配置されている。 (もっと読む)


【課題】樹脂基板上に、接着層等を形成するための別の工程を加えることなく、基板との密着性の高い導電性配線を簡単に形成することができる配線形成方法を提供することを目的とする。
【解決手段】樹脂基板1上に、導電性微粒子を含有する分散溶液の塗布層3を形成する工程と、レーザ光6を塗布層3の特定領域に連続的に照射していくことで、導電性微細配線4を形成する工程と、導電性微細配線4以外の領域の材料を除去する工程とを備え、塗布層3の厚さをd、塗布層3の光吸収係数をα、レーザ光6の入射光強度をI0、樹脂基板1上に到達するレーザ光6の透過光強度をI1とするとき、以下の関係式から成り立つことを特徴とする。
log(I1/I0)=−αd (もっと読む)


【課題】配線抵抗の増加を抑えつつ、配線のエレクトロマイグレーション寿命、およびストレスマイグレーション寿命を向上させる。
【解決手段】半導体装置100は、基板102上に形成された層間絶縁膜104に形成された凹部に、高融点金属を含むバリアメタル膜106と、配線金属膜114を構成する銅および銅とは異なる不純物金属を含むシード合金膜ならびに銅を主成分として含むめっき金属膜とを形成し、シード合金膜およびめっき金属膜を、200℃以上、10分以下で熱処理する第1の熱処理工程と、第1の熱処理工程の後、凹部外部に露出しためっき金属膜、シード合金膜、およびバリアメタル膜106を除去する工程と、シード合金膜およびめっき金属膜を熱処理する第2の熱処理工程と、を含む。 (もっと読む)


【課題】良質な配線構造、及びその形成方法を提供する。
【解決手段】第1の導電材及び第1の絶縁層を有する第1の配線層と、前記第1の絶縁層上の第2の配線層とを備え、前記第2の配線層は第2の絶縁層と、ヴィア及びトレンチを有する開口部とを有し、前記開口部は、第2の導電材と、前記第2の導電材と、前記第2の絶縁層との間の2層以上のバリア層とを有し、前記第2の導電材は、前記第1の導電材と電気的に接続され、前記2層以上のバリア層は、前記開口内の前記第2の絶縁層と第1のバリア層とが接触し、且つ前記第1のバリア層とMnO含有バリア層とが接触する領域と、前記第2の絶縁層と前記MnO含有バリア層が接触する領域とを有する。 (もっと読む)


【課題】電極パッドの損傷を抑制することができる半導体装置を提供する。
【解決手段】半導体基板11と、半導体基板11の上方に形成された電極パッド30とを有し、電極パッド30は、第1の融点温度を有する材料からなる第1の層32と、第1の層32上に位置するとともに外に向けて表出し、第1の融点温度よりも高い第2の融点温度を有する材料からなる第2の層33とを含むことを特徴とする。これにより、外部から電極パッド30への圧力により第1の層32に達する傷ができても、必要に応じて第1の融点以上の温度で加熱することにより電極パッド表面の平坦性を修復することができる。 (もっと読む)


【課題】貫通シリコンビア形成時におけるビア内側壁の銅シード層のカバレッジが良好で均一な銅配線層を有するめっき物を提供することを目的とする。
【解決手段】基材上にバリア層として形成された、タングステン及びタングステンと合金化した際に銅に対するバリア性を有する金属(A)との合金薄膜、その上に無電解置換銅めっきにより銅シード層、さらに前記無電解置換銅めっきを実施したのと同一のめっき液を用いた電気銅めっきにより銅配線層がこの順番で形成されてなる、貫通シリコンビアを有するめっき物。 (もっと読む)


【課題】コンタクトエッチングの加工精度を上げて、精度良くコンタクトホールが形成されたTFT基板及び、そのTFT基板を工程が煩雑にならずに製造コストが抑制可能なTFT基板の製造方法を提供する。
【解決手段】厚膜レジスト部21と厚膜レジスト部よりも厚みの薄い薄膜レジスト部22と、開口部23とからなる膜厚差を有するパターンのレジスト層20を設け、レジスト層20の開口部の絶縁膜のエッチングと、レジスト層20の薄膜レジスト部22の除去と、薄膜レジスト部22の下層の絶縁膜のエッチングとを同じエッチング工程で行うことにより、ゲートコンタクトホール8及びシリコンコンタクトホール9を共に形成してTFT基板1を製造した。 (もっと読む)


【課題】金属膜の酸化を防止し、さらに金属膜の酸化を防止するだけでなく、酸化防止を行うことで新たに発生した不具合(腐食)も防止する。
【解決手段】
電子部品素子1では、基板2上に少なくとも3層からなる金属膜群5が形成されている。この金属膜群5は、少なくとも、金属膜51と、金属膜51を保護する保護膜52と、金属膜51と保護膜52との電位差を無くす調整膜53とから構成されている。この電子部品素子1では、基板2上に、金属膜51、調整膜53、および保護膜52の順に積層されている。 (もっと読む)


【課題】低温での熱処理を適用した場合でも十分に低い電気抵抗を示すと共に、直接接続された透明画素電極とのコンタクト抵抗が十分に低減され、かつ現像液耐性に優れた表示装置用Al合金膜を提供する。
【解決手段】表示装置の基板上で透明導電膜と直接接続されるAl合金膜であって、上記Al合金膜は、グループAに属するNiおよび/またはCoの元素を2.0原子%以下(0原子%を含まない)、並びにグループBに属する少なくとも一種の元素を0.05〜2.5原子%含み、上記グループBの元素はGd、Nd、La、Y、Sc、Pr、Dy、Ce、Ho、Er、Tb、Pm、Tm、Yb、Lu、Hf、Zr、Zn、Mg、Ti、Mn、およびGeから構成されている。 (もっと読む)


【課題】スパッタリングターゲット及びこれを利用して製造される半導体素子を提供する。
【解決手段】重量%で0.01%以上から1%未満のNi、及び残部としてW及びその他の不回避な不純物で構成されるスパッタリングターゲットであり、また、バリア層と、バリア層上のシード層と、シード層上の導電層と、を備え、導電層は、重量%で0.01%以上から1%未満のNi、及び残部としてW及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える半導体素子である。 (もっと読む)


【課題】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させた薄膜トランジスタを提供する。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層の上に高抵抗領域及び低抵抗領域を有するバッファ層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層の低抵抗領域を介して接触するように薄膜トランジスタを形成する。 (もっと読む)


【課題】Cu系材料の特徴である低電気抵抗を維持しつつ、絶縁膜を構成するSiN膜や半導体膜におけるSiN層との密着性に優れると共に、エッチング時に良好にテーパ状にエッチングできるCu合金膜を提供する。
【解決手段】絶縁膜および/または半導体膜と直接接触する表示装置用Cu合金膜であって、該Cu合金膜は、上記SiN膜やSiN層と直接接触する第一層と、該第一層上に形成される第二層とを含み、前記第一層は、窒素を0.4原子%以上5.0原子%未満含むと共に、Ni、Al、Zn、MnおよびFeよりなる群から選択される1種以上の元素(X元素)を0.1〜0.5原子%、および/または、Ge、Hf、Nb、MoおよびWよりなる群から選択される1種以上の元素(Z元素)を0.1〜0.3原子%含み、かつ前記第一層の膜厚が2〜100nmである表示装置用Cu合金膜。 (もっと読む)


81 - 100 / 317