【課題】配線層の膜応力を低減し、製造歩留まりを向上することが可能な半導体装置およびその製造方法並びに表示装置および電子機器を提供する。
【解決手段】本技術の半導体装置は、一方向に延在する複数の第１配線層と、第１配線層の間に設けられた第１配線層よりも膜厚が薄いゲート電極と、第１配線層およびゲート電極上に形成された絶縁膜と、絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、半導体層上に設けられた層間膜と、層間膜上に形成されると共に、層間膜に設けられた貫通孔を介して半導体層と接続された第２配線層とを備えている。 （もっと読む）

【課題】エピ抵抗や抵抗チップを用いることなく、奇モードのループ発振を抑えること。
【解決手段】本発明は、金属層６０を形成する工程と、複数のＦＥＴそれぞれのゲートフィンガー１４を共通に接続するゲートバスライン２６のパターンのうち一部分を除いたパターンを有するめっき層６４と、一部分の領域を被覆する第２マスク層６６と、をマスクにして金属層６０をパターニングすることで、ゲートバスライン２６を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】縦型トランジスタの特性にばらつきが生じることを抑制する。
【解決手段】半導体基板１００には縦型ＭＯＳトランジスタ２０が形成されている。半導体基板１００の表面上には、第１層間絶縁膜３００及び第１ソース配線３１２が形成されている。第１ソース配線３１２は、第１層間絶縁膜３００上に形成されており、平面視で縦型ＭＯＳトランジスタ２０と重なっている。第１層間絶縁膜３００にはコンタクト３０２が埋め込まれている。コンタクト３０２は、縦型ＭＯＳトランジスタ２０のｎ型ソース層１４０と第１ソース配線３１２とを接続している。そして第１ソース配線３１２には、複数の開口３１６が形成されている。 （もっと読む）

【課題】占有面積の小さな直線状の電気ヒューズを有する半導体装置を提供する。
【解決手段】複数の突出部１０ｆは、電気ヒューズ部１０ａの中央位置からずれた位置、より具体的には、ビア１０ｄに近くかつビア１０ｅから遠い位置に設けられている。また、複数の突出部２０ｆは、電気ヒューズ部２０ａの中央位置からずれた位置、より具体的には、ビア２０ｄから遠くかつビア２０ｅに近い位置に設けられている。つまり、突出部１０ｆおよび突出部２０ｆは、ジグザグ状に配置されている。 （もっと読む）

【課題】配線層中の配線をゲート電極として使用し、かつ拡散防止膜と同一層にゲート絶縁膜を有している半導体素子を有する半導体装置において、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くする。
【解決手段】第１配線層１５０を構成する絶縁層の表層には、第１配線１５４及びゲート電極２１０が埋め込まれている。第１配線層１５０と第２配線層１７０の間には、拡散防止膜１６０が形成されている。ゲート絶縁膜２３０は、拡散防止膜１６０のうちゲート電極２１０と重なる領域及びその周囲の上面に凹部を形成し、この部分を薄くすることにより、形成されている。 （もっと読む）

【課題】配線抵抗を低減することのできる半導体装置を提供する。
【解決手段】一の実施の形態に係る半導体装置は、半導体基板と、半導体基板上にそれぞれ設けられた第１の領域及び第２の領域とを備える。第１の領域は、半導体基板上の第１配線層に形成され、所定の第１の幅を有する第１の金属配線と、第１配線層の上層の第２配線層に形成され第１の幅を有する第２の金属配線と、第１の金属配線と第２の金属配線とを接続し、第１の幅以下の第２の幅を有する第１のコンタクトとを有する。第２の領域は、第１配線層から第２配線層へと亘る膜厚を有し、所定の第３の幅を有する第３の金属配線を有する。 （もっと読む）

【課題】半導体装置において、高電圧の配線層とその下方を横切るように配置された抵抗層との間の絶縁膜の耐圧を確保し、この配線層と抵抗層との間で破壊が起きるのを抑制することを目的とする。
【解決手段】第１半導体領域１０に接続され第２半導体領域１１上を通過するように第３配線層２２が配置されている。第３配線層２２と第２半導体領域１１との間に配置される絶縁膜１４内には、一端が第３配線層２２に接続されると共に、他端が第１半導体領域１１よりも電位の低い制御端子１２に接続され、且つ第３配線層２２とＳＯＩ層２との間において第３配線層２２を少なくとも１回以上横切る構成で抵抗層２５が配置されている。この抵抗層２５は、第３配線層２２を横切る部位の上面が他の部位よりも下方位置となるように段差状に形成されている。 （もっと読む）

【課題】一度の成膜で、所望の平面パターンと膜厚分布を有するメッキ金属膜を成膜することが可能なメッキ金属膜基板とその製造方法を提供する。
【解決手段】メッキ金属膜基板１は、基板上に少なくとも１層の給電金属膜２０と少なくとも１層のメッキ金属膜３０とを順次有し、少なくとも１層の給電金属膜２０は、少なくとも１層のメッキ金属膜３０の下地が相対的に高抵抗な高抵抗部２０Ｈと、メッキ金属膜３０の下地が相対的に低抵抗な低抵抗部２０Ｌとを有するものである。 （もっと読む）

【課題】モリセル領域内と周辺回路領域内およびそれらとの間に実施的に段差がない状態でメタル積層配線を形成し、段差部でメタル積層配線が断線する問題を回避する。センスアンプを構成するＮＭＯＳトランジスタとＰＭＯＳトランジスタのアンバランス動作を解消して動作遅延を軽減する。
【解決手段】半導体装置は、半導体基板上にメモリセル領域と周辺回路領域とを有し、メモリセル領域と周辺回路領域に跨って延在し、メモリセル領域ではビット線を構成し、周辺回路領域では周辺回路用配線の一部とゲート電極の一部を構成するメタル積層配線を有する。メモリセル領域に配置されるメタル積層配線の底面の半導体基板上面からの高さが、周辺回路領域に配置されるメタル積層配線の底面の半導体基板上面からの高さと実質的に同じである。 （もっと読む）

【課題】構造及び製造工程を簡素化しながら、開口率を向上させた、ディスプレイ装置及びその製造方法を提供する。
【解決手段】本発明の実施形態に係るディスプレイ装置１０１は、基板１１１、前記基板１１１上に形成された前記第１透明導電膜１３０１及び前記第１透明導電膜１３０１上に形成された第１金属膜１３０２を含む多重膜構造と前記第１透明導電膜１３０１で形成された単一膜構造とを含むゲート配線、前記ゲート配線の一部の領域上に形成された半導体層１５３、そして前記半導体層上に形成された第２透明導電膜１７０１及び前記第２透明導電膜１７０１上に形成された第２金属膜１７０２を含む多重膜構造と前記第２透明導電膜１７０１で形成された単一膜構造とを含むデータ配線を含む。 （もっと読む）

【課題】動作マージンを確保した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のメモリセル及び前記複数のメモリセルを選択する複数の選択配線を有するセルアレイを複数積層してなるセルアレイブロックと、第１高さから第２高さまで積層方向に延び、前記セルアレイブロックの選択配線のうちの所定の第１配線が側面に接続された柱状の第１ビアと、前記第１高さから第２高さまで積層方向に延び、前記セルアレイブロックの選択配線のうち前記第１配線よりも上層の所定の第２配線が側面に接続された柱状の第２ビアとを備え、前記第２配線は、前記第１配線よりも積層方向に厚く、且つ、前記第１配線よりも抵抗率が高いことを特徴とする。 （もっと読む）

【課題】 メモリセルアレイ領域と周辺回路領域との配線溝の深さを最適化する。
【解決手段】 本発明の一態様の半導体装置の製造方法によれば、レジストパターンをマスクとして芯材膜を加工する工程と、前記芯材膜上に被加工膜とエッチング選択比がある側壁膜を形成する工程と、前記側壁膜を異方性エッチング工程により加工する工程と、前記芯材膜を前記側壁膜と選択的に除去する工程と、第１領域の前記側壁膜上および前記被加工膜上に絶縁膜を第１の膜厚を有するように形成し、第２領域の前記被加工膜上に前記絶縁膜を第２の膜厚を有するように形成する工程と、を備えている。さらに、前記第２領域においてフォトリソグラフィ工程によりレジストパターンを形成する工程と、前記第１領域における前記側壁膜と前記第２領域における前記レジストパターンとをマスクとして前記絶縁膜および前記被加工膜を加工し、前記被加工膜に配線溝を形成する工程と、を備えている。 （もっと読む）

【課題】配線の洗浄液への溶解を低減する配線構造の形成方法を提供する。
【解決手段】絶縁層１３に犠牲配線溝２１及び主配線溝３１を形成し、犠牲配線溝２１及び主配線溝３１内にバリア層１６を形成し、バリア層１６が形成された犠牲配線溝２１及び主配線溝３１内に導電層１７を埋め込んだ後に、絶縁層１３上の導電層１７の部分を研磨する工程と、犠牲配線溝２１及び主配線溝３１内の露出したバリア層１６及び導電層１７の表面を洗浄する工程と、を備え、研磨する工程の後における絶縁層１３の平面視において、犠牲配線溝２１内のバリア層１６の部分の面積と導電層１７の部分の面積との比Ｓ１が、主配線溝３１内のバリア層１６の部分の面積と導電層１７の部分の面積との比Ｓ２よりも大きくなる。 （もっと読む）

【課題】配線層で、配線密度の高い領域では隣接する配線間のショートを防ぎ、配線密度の低い領域では所望の平坦度が得られるとともに所望の配線抵抗が得られるように配線高さを制御できる配線形成方法を提供する。
【解決手段】まず、基板上に第１の絶縁膜１１１と、第１の絶縁膜１１１に比してＣＭＰ研磨レートの小さい所定の厚さの第２の絶縁膜１１２を順に積層させて層間絶縁膜１１を形成し、ついで、層間絶縁膜１１の第１の領域に第１の配線密度となり、第２の領域に第１の配線密度よりも低い第２の配線密度となるように、第２の絶縁膜１１２を貫通し、底部が第１の絶縁膜１１１に至る配線形成用溝２１を形成した後、配線形成用溝２１を形成した層間絶縁膜１１上に導電性材料膜１４を形成し、そして、ＣＭＰ法によって、少なくとも第１の領域で第１の絶縁膜１１１が露出、後退するように層間絶縁膜１１と導電性材料膜１４を研磨する。 （もっと読む）

【課題】ダイシングブレードの寿命を延ばすことができるとともに、半導体装置のエッジ部へのダメージを低減できる半導体装置を提供する。
【解決手段】機能素子領域２においては、第３層間絶縁膜２７表面とパッシベーション膜３３との間には、下配線２５に接続される上配線２９およびキャップメタル層３２が形成されている。下配線２５はＣｕ以外の配線材料からなり、上配線２９はＣｕからなる。このキャップメタル層３２におけるパッシベーション膜３３のパッド開口３４から露出した部分が第１パッド６である。一方、スクライブ領域３においては、第３層間絶縁膜２７表面とパッシベーション膜３３との間には、下配線２５に接続されるキャップメタル層３２が形成されている。このキャップメタル層３２におけるパッシベーション膜３３のパッド開口４４から露出した部分が第２パッド１０である。 （もっと読む）

【課題】製造コストの増加および歩留まりを低下させることなく、配線抵抗を下げることのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１００上の絶縁膜１０４上にマスク材料膜１０６を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口とを有するマスクパターン１０９をマスク材料膜１０６に形成する工程と、マスク材料膜１０６上に、第１のトレンチ形成用開口を露出する第３のトレンチ形成用開口１１２を有し、且つ、第２のトレンチ形成用開口部を覆うレジストパターン１１３を形成する工程と、レジストパターン１１３及びマスクパターン１０９を用いて、絶縁膜１０４内に第１のトレンチ１１５を形成する工程と、レジストパターン１１３を除去した後、マスクパターン１０９を用いて、絶縁膜１０４内に第２のトレンチを形成する工程とを備えている。 （もっと読む）

【課題】少なくともロジック回路ブロックを含む半導体集積回路において、半導体集積回路の電源用パッドとロジック回路ブロックの電源ラインとを接続する電源配線、及び／又は、半導体集積回路のグランド用パッドとロジック回路ブロックのグランドラインとを接続するグランド配線の抵抗値を下げる。
【解決手段】この半導体集積回路は、半導体基板と、半導体基板上にそれぞれの層間絶縁膜を介して形成され、半導体基板に形成された複数のトランジスタに接続されて複数のトランジスタと共に少なくともロジック回路ブロックを構成する複数の配線層と、複数の配線層が形成された半導体基板上に層間絶縁膜を介して形成され、複数の配線層における最大膜厚の５倍〜２０倍の膜厚を有する最上層の配線層とを具備する。 （もっと読む）

【課題】貫通電極およびこれと一体的に形成された裏面電極を有する半導体装置において、貫通電極の膜厚と裏面電極の膜厚とを独立に制御することにより、貫通電極の剥離の問題と裏面配線の剥離の問題を同時に解消することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１０と、半導体基板の上方に形成された少なくとも１層からなる配線層１３と、半導体基板の裏面から配線に達する貫通電極３０と、半導体基板の裏面に設けられて貫通電極に接続された裏面配線４０と、裏面配線に接続された外部端子５０と、を含む半導体装置であり、裏面配線は、少なくとも外部端子との接続部を含む部分の膜厚が、貫通電極の膜厚よりも厚く形成されている。 （もっと読む）

【課題】ＥＳＤ放電経路におけるメタル配線の電流密度の許容値を高くとることが可能であり、また、配線抵抗を小さくすることが可能である半導体装置を提供する。
【解決手段】信号パッド（１０１）と、電源線（１０３）と、接地線（１０４）と、一端が信号パッド（１０１）と接続されたインダクタ（１１１）と、インダクタ（１１１）の他端と電源線（１０３）または接地線（１０４）との間に設けられた終端抵抗（１１２）と、インダクタ（１１１）の中間の第１位置（Ａａ）に接続された第１ＥＳＤ保護素子（ＥＳＤ＿Ｇ）と、インダクタ（１１１）の中間の第１位置（Ａａ）とは異なる第２位置（Ａｂ）に接続された第２ＥＳＤ保護素子（ＥＳＤ＿Ｖ）とを備える。 （もっと読む）

【課題】ヒューズのカットばらつきを防ぐとともに腐食（酸化等も含む）を良好に防ぐ。
【解決手段】半導体装置１００は、基板１０２と、基板１０２上に形成されたヒューズ配線１１６と、少なくともヒューズ配線１１６の側壁を保護するように形成された耐湿性絶縁膜１２０と、を含む。耐湿性絶縁膜１２０は、ヒューズ配線１１６の上面には形成されていないか、またはヒューズ配線１１６の上面における積層方向の膜厚ｄ１がヒューズ配線１１６の側壁における積層方向に垂直な方向の膜厚ｄ２よりも薄くなるように形成されている。 （もっと読む）