【課題】 ＮＢＴＩ劣化を抑制することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】 半導体装置は、ｎ型領域を有するシリコン基板と、ｎ型領域上に、窒素を含む酸化シリコンを用いて形成されたゲート絶縁膜と、ホウ素を含むシリコンを用いて、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極両側の前記シリコン基板内に形成されたｐ型ソース／ドレイン領域と、酸化シリコン層と窒化シリコン層との積層を用いて、ゲート電極の側壁上に形成されたサイドウォールスペーサと、ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜と、層間絶縁膜の平坦化された表面から内部に向って形成された配線用凹部と、凹部を埋める、ＴａまたはＴｉで形成された下地バリア層とその上の銅領域を含む銅配線と、を有することを特徴とする。 （もっと読む）

【課題】クラックが半導体装置の内部に進行することを抑制する。
【解決手段】本発明に係る半導体装置は、半導体基板１の表層に形成され、トランジスタのソース又はドレインとなる第１の不純物領域７と、半導体基板１の縁の表層に形成された第２の不純物領域８と、半導体基板１上に形成された層間絶縁膜１００と、層間絶縁膜１００に形成され、半導体基板１の縁上に位置する層間絶縁膜１００を上下に貫通する第１の溝１５０と、第１の溝１５０の下に位置する半導体基板１に形成され、底部が第２の不純物領域８の底部と略同じ位置又は深い位置にある第２の溝１５０とを具備する。 （もっと読む）

【課題】シリサイド上に接続孔を形成する際のエッチングで、高抵抗の変質層が発生することを防止する。
【解決手段】 基板中もしくは基板上に導電層を形成する。次に、導電層上を含む基板上に第１の金属膜を形成する。次に、基板に対して熱処理を行なって第１の金属膜と導電層とを反応させ、導電層上に選択的にシリサイド膜を形成する。次に、選択ＣＶＤ法によりシリサイド膜上のみに第２の金属膜を形成する。次に、第２の金属膜上を含む基板上に絶縁膜を形成する。次に、絶縁膜の所定領域を開口して、第２の金属膜に到達するコンタクトホールを形成する。次に、コンタクトホール内を洗浄して、コンタクトホール底面における第２の金属膜表面に形成された変質層を除去する。 （もっと読む）

【課題】 キャパシタを形成するために必要となる追加工程数がより少ない半導体装置を提供する。
【解決手段】 層間絶縁膜に、第１の用凹部及び配線溝が形成されている。第１の用凹部内に下部電極が充填され、配線溝内に第１の配線が充填されている。層間絶縁膜の上にエッチングストッパ膜とビア層絶縁膜とが配置されている。第１のビアホールが、ビア層絶縁膜及びエッチングストッパ膜を貫通し、第１の配線の上面まで達し、その内部に第１のプラグが充填されている。平面視において下部電極と少なくとも部分的に重なる第２の用凹部が、ビア層絶縁膜に形成されている。上部電極が、第２の用凹部の底面と側面とを覆う。上部電極、エッチングストッパ膜、及び下部電極が、キャパシタを構成する。ビア層絶縁膜の上に、第１のプラグに接続された第２の配線が形成されている。 （もっと読む）

【課題】配線基板や他の半導体チップに対する接続信頼性が高い半導体チップおよびその製造方法を提供する。
【解決手段】この半導体チップ３１は、機能素子３が形成された半導体基板２と、半導体基板２の一方表面に開口を有する貫通孔４の内部を埋めるように配置されたポリマー３２と、ポリマー３２上に形成され、機能素子３に電気接続された配線層３５と、配線層３４のうちポリマー３２上にある部分に設けられた突起電極１４とを含む。 （もっと読む）

【課題】信頼性を向上することのできる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、以下の工程を備えている。下部配線１４が形成された層間絶縁膜１１上に層間絶縁膜１を積層して形成する。下部配線１４に達する上部孔５を層間絶縁膜１に開口する。上部孔５に連通するトレンチ６を形成する。上部孔５内をウエットエッチングすることにより、下部孔１７を下部配線１４内に形成する。トレンチ６の側面および底面と、上部孔５の側面と、下部孔１７の底面とにバリアメタル２を形成する。下部孔１７の底面に存在するバリアメタル２を物理的にエッチングすることにより、下部孔１７の側面１７ａに導電膜１５を形成する（エッチング工程）。エッチング工程の後に、Ｎなどの元素を含むプラズマを用いて層間絶縁膜１を形成する。トレンチ６内、上部孔５内および下部孔１７内を埋めるようにＣｕ膜４を形成する。 （もっと読む）

【課題】Ｗを材質とするコンタクトプラグあるいはビアプラグを有する半導体装置およびその製造方法であって、コンタクトプラグあるいはビアプラグ内のバリアメタル膜を薄く形成する場合であっても、バリアメタル膜の下層に影響を与えにくい半導体装置およびその製造方法を実現する。
【解決手段】コンタクトホールまたはビアホール内に、ＴｉＮ膜等のバリアメタル膜を形成する。その後、ＷＦ₆ガスをＢ₂Ｈ₆ガスにより還元させるＣＶＤ法により、Ｗ核付け膜をバリアメタル膜上に形成する。そして、ＣＶＤ法によりＷ核付け膜上にコンタクトプラグまたはビアプラグとしてＷプラグを形成する。 （もっと読む）

【課題】画素の開口率を高める。
【解決手段】液晶装置１は、ＴＦＴアレイ基板１０上の互いに異なる層に夫々形成されており、第２層間絶縁膜４２を介して互いに電気的に絶縁された上部容量電極３００及び下部容量電極７１、サイドウォール９１、接続用導電膜９３、誘電体膜７５及びコンタクトホール８５を備えている。接続用導電膜９３によれば、コンタクトホールを形成する際のマージンを確保するために広げざるを得なかった下部容量電極７１及び上部容量電極３００の面積を低減でき、画素毎の開口領域の間隙に位置する非開口領域を低減することが可能である。これにより、画素における非開口領域の幅Ｗ１をサイドウォール９１の幅Ｗ２に応じて低減でき、非開口領域を狭めることによって画素における開口率を高めることが可能である。 （もっと読む）

【課題】銅でないメッキ可能層の上への銅の直接電気メッキのためのプロセスを提供する。
【解決手段】半導体構造物中に相互配線を形成するためのプロセスであって、基板の上に誘電体層を形成する工程と、誘電体層の上に第一の障壁層を形成する工程と、第一の障壁層の上に第二の障壁層を形成する工程であって、第二の障壁層は、ルテニウム、白金、パラジウム、ロジウムおよびイリジウムからなる群から選ばれ、第二の障壁層の形成は、第二の障壁層中の酸素のバルク濃度が２０原子パーセントまたはそれ未満となるように操作される工程と、第二の障壁層の上に導電層を形成する工程と、を含むプロセス。本プロセスは、さらに、第二の障壁を処理して第二の障壁層の表面の酸化物の量を減少させる工程を含むことができる。 （もっと読む）

【課題】ヒューズ上の絶縁膜の厚みの増加を抑制しつつ、最上層の配線による段差を効果的に低減できる半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板１１上に３層の配線１６，２４，３１を備える。最上層の第３層配線３１の側面上に縁部を有する、高密度プラズマＣＶＤで形成された絶縁膜（ＨＤＰ膜）３２と、素子形成領域４１で、第３層配線３１間のＨＤＰ膜３２上に形成され、改質されたＳＯＧ膜から成るシリコン酸化膜３３と、ＨＤＰ膜３２及びシリコン酸化膜３３上を覆って形成されたパッシベーション膜３４とを備える。 （もっと読む）

【課題】封止される被対象物に段差部を備えているが、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置と、その製造方法を提供する。
【解決手段】本発明に係る半導体装置１は、導電性を有する剛体からなる基板２と、該基板の少なくとも一方の面に絶縁部３を介して配された導電部５と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルム６と、を備えている。前記基板２は、一方の面に開口する凹部及び／又は貫通孔２ａを備え、該凹部及び／又は該貫通孔はその内部が略全域にわたって、前記フィルム６により充填されている形態をなす。 （もっと読む）

【課題】パッド電極の腐食を抑制することができる半導体装置、ダイシング刃および半導体装置の製造方法を提供する。
【解決手段】半導体基板１０の上に第１の層間絶縁膜１１、第２の層間絶縁膜１３が形成されている。第１の層間絶縁膜１１内には第１のＣｕ配線１２が、第２の層間絶縁膜１３には第２のＣｕ配線１４が形成されている。第２のＣｕ配線１４の上には、バリアメタル１７を介して、パッド電極１８が形成されている。パッド電極１８はＭｇを含むＡｌＣｕからなる。 （もっと読む）

【課題】 ＮＢＴＩ劣化を抑制することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】 半導体装置の製造方法は、ｎ型領域を有するシリコン基板の上に、窒素を含む酸化シリコンを用いたゲート絶縁膜と、ホウ素を含むシリコンを用いたゲート電極とを形成する工程と、ゲート電極両側の前記シリコン基板内にｐ型ソース／ドレイン領域を形成する工程と、ゲート電極の側壁上に酸化シリコンを用いてサイドウォールスペーサを形成する工程と、ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜を形成する工程と、層間絶縁膜の平坦化された表面から内部に向って凹部を形成し，該凹部内に下地のバリア層とその上の銅領域を含む銅配線とを埋め込む工程と、銅配線の上に炭化シリコン層を形成する工程と、 前記炭化シリコン層の上方に絶縁層をＣＶＤで形成する工程と、を含むことを特徴とする。 （もっと読む）

【課題】基板における銅部材の表面およびその周辺部を確実に洗浄し、均一性の高い銅表面を露出させることが可能な基板洗浄装置および基板洗浄方法を得ること。
【解決手段】基板を保持する基板保持手段と、銅に対する選択比が高く銅酸化物を選択的にエッチング除去する薬液を前記基板の表面に供給する銅酸化物除去薬液供給手段と、前記基板の表面に、銅を酸化する作用を有する酸化剤を供給する酸化剤供給手段と、前記基板の表面に水洗用の純水を供給する純水供給手段と、を備える。 （もっと読む）

【課題】半導体装置の製造歩留まりを向上させる。
【解決手段】ゲート電極の側壁絶縁膜形成用の絶縁膜１１を半導体ウエハ１の主面上に堆積した後、絶縁膜１１の膜厚分布を均一化する処理を行う。この処理では、エッチング装置３１の回転ステージ３２に固定されて回転する半導体ウエハ１の上方でエッチング液用ノズル３６を半導体ウエハ１の主面の外周部側から中心部側に移動させながら、エッチング液用ノズル３６からエッチング液３７を半導体ウエハ１の主面に供給する。エッチング液用ノズル３６の移動速度は、半導体ウエハ１における絶縁膜１１の膜厚分布に応じて制御し、半導体ウエハ１の半径方向における絶縁膜１１の膜厚の変化率が大きい領域では、変化率が小さい領域よりも、エッチング液用ノズル３６の移動速度を遅くする。 （もっと読む）

【課題】スクライブラインにプロセスモニタ用電極パッドを備えた半導体ウエハにおいて、半導体チップサイズ及びスクライブライン幅を大きくすることなく、メタルバリの発生を低減する。
【解決手段】複数の半導体チップ３がスクライブライン５によって互いに分離されてマトリクス状に配置されている。プロセスモニタ用電極パッド１１は、ポリシリコン層１８上に形成されたポリ−メタル層間絶縁膜１９上に形成された１層目メタル配線層２１−１を少なくとも含む３層のメタル配線層からなり、スクライブライン５の切断領域１３を含んで切断領域１３よりも広い幅をもってスクライブライン５に配置されている。プロセスモニタ用電極パッド１１下のポリ−メタル層間絶縁膜１９に１層目メタル配線層２１−１とポリシリコン層１８を接続するための接続孔２０が形成されている。 （もっと読む）

【課題】工程数の増加を抑えながら、ビア間の耐圧の低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】配線２上に低誘電率膜５及び６を形成した後、低誘電率膜５及び６上にハードマスク７、８及び９を形成する。ハードマスク７〜９上にレジストマスクを形成する。レジストマスクを用いて低誘電率膜５及び６にビアホール１１を形成する。レジストマスクをアッシングする。このとき、レジストマスクから生じる飛散物をビアホール１１の少なくとも側面に付着させて保護膜１２を形成する。その後、ビアホール１１を配線２まで到達させ、ビアホール１１内に導電材を埋め込む。 （もっと読む）

【課題】 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造法
【解決手段】 裏面コンタクト構造体及びその構造体を製造する方法を提供する。この方法は、表面及び対向する裏面を有する基板（１００）内に誘電体分離（２５０）を形成するステップと、基板（１００）の表面上に第１誘電体層（１０５）を形成するステップと、誘電体分離（２５０）の周囲上及び内部に位置合せされ、誘電体分離（２５０）まで延びるトレンチ（２６５Ｃ）を第１誘電体層（１０５）内に形成するステップと、第１誘電体層（１０５）内に形成されたトレンチ（２６５Ｃ）を、誘電体分離（２５０）を貫通して基板（１００）の厚さより小さな深さ（Ｄ１）まで基板（１００）内部に延ばすステップと、トレンチ（２６５Ｃ）を充填し、且つトレンチ（２６５Ｃ）の上面を第１誘電体層（１０５）の上面と同一平面にして、導電性貫通ビア（２７０Ｃ）を形成するステップと、基板（１００）の裏面から基板（１００）を薄くして貫通ビア（２７０Ｃ）を露出させるステップとを含む。 （もっと読む）

【課題】 Ｃｕの拡散を効果的に防止でき、特に、厚さが薄くてもＣｕの拡散を効果的に防止でき、更には薄くて高精度なＣｕ拡散防止膜を簡単に形成でき、高性能で信頼性に富む半導体素子を提供することである。
【解決手段】 基板と、
前記基板上に構成されたＣｕ又はＣｕ合金からなるＣｕ配線膜と、
前記Ｃｕ配線膜上に構成されたＡｌ−Ｃｕ合金膜
とを具備するＣｕ配線膜構造。 （もっと読む）

【課題】出力画像に半導体基板の裏面に形成された配線のパターンが映り込むという問題を解消した半導体装置を提供する。
【解決手段】受光素子１と配線層１０との間に光透過性基板６から半導体基板２を介して配線層１０の方向に入射する赤外線を配線層１０に到達させずに受光素子１側に反射する反射層８を形成する。反射層８は少なくとも受光素子１の領域の下方に一様に形成するか、あるいは受光素子１の領域の下方にのみ形成してもよい。また、反射層８ではなく、入射される赤外線を吸収し透過を防止する機能を有する反射防止層３０を形成してもよい。 （もっと読む）