説明

Fターム[5F033NN07]の内容

半導体集積回路装置の内部配線 (234,551) | 層間構造の特徴点 (9,232) | コンタクトホールへの穴埋め構造 (6,462) | 介在層を有するもの (6,157) | バリア層を含むもの (2,805)

Fターム[5F033NN07]に分類される特許

2,081 - 2,100 / 2,805


基板に電気化学エッチングまたは電気めっきを施すことにより多層構造を形成する方法。基板上にシード層を形成し、その上に主電極を形成する。主電極は、基板から複数の電気化学セルを形成するためのパターン層を有する。電圧が印加され、シード層がエッチングされて、またはシード層に材料がめっきされて形成された構造(8)の間に誘電体(9)が堆積される。誘電体層は下層構造を露出するために平坦化され、別の構造層が第1の構造層上に形成される。または、誘電体層は2層の厚さで形成され、下層構造の上端部を選択的に露出するために選択的にエッチングされる。また、複数の構造層を1工程で形成しても良い。 (もっと読む)


犠牲マスキング構造(50)を用いた半導体装置(10)の製造方法を提供する。半導体デバイスは半導体基板(12)から形成され、誘電材料からなる層(40)は半導体基板(40)および半導体デバイスの上に形成される。誘電材料からなる層(40)は、半導体基板(12)上に直接に形成される場合もあれば、中間層によって半導体基板(12)から間隔があいている場合もある。側壁を有するポストまたは凸部(50)が、誘電材料からなる層(40)から形成される。好ましくは誘電材料からなる層(40)とは異なる電気絶縁材料(52)がポスト(50)の側壁に隣接して形成される。電気絶縁材料(52)は平坦化され、ポスト(50)が除去されて、半導体デバイスの一部または中間層材料の一部を露出させ得る開口を形成する。導電性材料が開口に形成される。
(もっと読む)


本発明は、特に電気的な用途に適している半導電性基板または非導電性基板に導電性のブッシングを製作する方法に関する。本方法は、前面が少なくとも1つの場所に導電性の接触個所(6)を有している半導電性基板または非導電性基板(13)にその裏面から少なくとも1つの切欠き(7)を設けて、切欠き(1)が前記基板の前面で、1つまたは複数の導電性の前記接触個所が存在していて当該接触個所で完全に覆われる1つまたは複数の場所の下で終わるようにし、次いで、前記基板のそれぞれの前記接触個所と裏側の表面(10,11,12)との間で複数または少なくとも1つの前記切欠き(7)を貫いて導電接続を成立させる導電性構造(9)を前記基板の裏面から塗布することを特徴としている。さらに本発明は、本発明の方法によって設定された形態を備える基板ないしコンポーネントも対象としている。 (もっと読む)


【課題】Cuパッドからボンディング用パッドへの銅の滲出を防止する。
【解決手段】銅又は銅を主成分とする合金膜からなる最上層パッド12とAlパッド16との間に、Tiバリア膜15aおよびTiNバリア膜15bを形成する。Tiバリア膜15aの膜厚は、TiNバリア膜15bの膜厚よりも大きくする。 (もっと読む)


【課題】シールリングの構造を最適化して、ダイシング部の切断面からの水分の侵入やクラックの伸展に対する障壁としての機能を確保したシールリングを備えた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板1上の回路形成領域とダイシング領域との間にシールリング100が配設されている。シールリング100は、断面形状がT字型をなすシール層が積層された部分と、断面形状が矩形をなすシール層が積層された部分とを有している。 (もっと読む)


【課題】触媒を使用した銅CVD方法として、ピンチ−オフやボイドの発生なしにトレンチ、ビアホール及びコンタクトを充填して銅配線導電体を形成する方法を提供すること。
【解決手段】能動及び受動素子を配線連結するために、銅配線導電体を形成する方法が開示される。ここに開示された発明は、触媒と共に銅を配線導電体物質の原料とするCVD工程を含む。トレンチ、ビアホール、コンタクト、広い受動素子だけでなく電力素子と電力線のための大きいトレンチとホールを充填する配線方法がここに開示されて提供される。ここに提示された他の方法は、狭くて深いトレンチと小径で深いホールのような小さな陥没部を触媒を使用した銅CVDで充填する方法であり、湿式または乾式エッチバックまたは高温プラズマエッチバック工程により後続工程段階に備えて除去されるように扁平な最上部の表面に非常に薄い薄膜を形成する方法である。 (もっと読む)


【課題】貫通電極を有する半導体装置の信頼性を損なうことなく、貫通電極の脱落を抑制する。
【解決手段】半導体装置100は、シリコン基板101、シリコン基板101を貫通する貫通電極129、および貫通電極129の側面外周に設けられるとともにシリコン基板101を貫通する第一絶縁リング130を有する。また、半導体装置100は、シリコン基板101の少なくとも素子形成面の裏面の近傍に設けられるともに貫通電極129に接して設けられ、シリコン基板101の面内方向に貫通電極129の内部に向かって張り出した張出部146を備える。 (もっと読む)


【課題】本発明の主な目的は、貫通電極の位置が精度良く規制された半導体装置およびその製造方法を提供する。
【解決手段】本形態の半導体装置10Aは、半導体基板11の上面に活性領域20が形成され、この活性領域20は、絶縁物が埋め込まれたトレンチ24により囲まれている。また、半導体基板11を貫通して設けた貫通孔15は、その側面がトレンチ24に接触するように形成されている。貫通孔15の内部には、銅等の導電材料から成る貫通電極16が形成される。半導体基板11の下面に形成された裏面電極19は、この貫通電極16を介して活性領域20と接続されている。 (もっと読む)


【課題】バンプの表面の平坦化を図ることのできる技術を提供する。
【解決手段】最上層配線と同一層の導体膜からなるパッド7と電気的に接続するバリア層30を形成した後、バリア層30上に液体金属化合物を塗布し、さらに熱処理または化学反応処理によりこの液体金属化合物を単体金属膜に還元して平坦な表面形状を有するシード層31を形成する。その後、シード層31の平坦な表面形状をトレースして、シード層31上に平坦な表面形状を有するバンプ8をメッキ法により形成する。 (もっと読む)


【課題】触媒を使用した銅CVD方法として、ピンチ−オフやボイドの発生なしにトレンチ、ビアホール及びコンタクトを充填して銅配線導電体を形成する方法を提供すること。
【解決手段】能動及び受動素子を配線連結するために、銅配線導電体を形成する方法が開示される。ここに開示された発明は、触媒と共に銅を配線導電体物質の原料とするCVD工程を含む。トレンチ、ビアホール、コンタクト、広い受動素子だけでなく電力素子と電力線のための大きいトレンチとホールを充填する配線方法がここに開示されて提供される。ここに提示された他の方法は、狭くて深いトレンチと小径で深いホールのような小さな陥没部を触媒を使用した銅CVDで充填する方法であり、湿式または乾式エッチバックまたは高温プラズマエッチバック工程により後続工程段階に備えて除去されるように扁平な最上部の表面に非常に薄い薄膜を形成する方法である。 (もっと読む)


【課題】被エッチン膜をエッチング後、犠牲膜等の残存物質を除去する処理を、その残存物質を所定の液に可溶化し、次いで、その所定の液により残存物質を除去することで行う際に、パターンはがれ等のダメージが少ない基板処理方法を提供すること。
【解決手段】基板上に形成された被エッチング膜をエッチング処理して所定パターンを形成する工程と、エッチング処理を終了した後に残存する物質を所定の液に対して可溶化するように変性させる工程と、次いで、パターンが形成された被エッチング膜の表面をシリル化処理する工程と、その後、所定の液を供給して変性された物質を溶解除去する工程とを有する。 (もっと読む)


【課題】 カーボンナノチューブパッド及び電子デバイスに関し、通常のプローブを低押圧力で押圧して検査を可能にするためのパッド構造を提供する。
【解決手段】 配向性を有する複数のカーボンナノチューブ4でパッドを構成する。 (もっと読む)


【課題】伝導路抵抗の低減、電流要件の増大への適合等の電気特性の向上、特に、良好な電気特性を有する受動部品の製造と言った新たな応用の可能性を開く、金属配線を有する集積回路構造及びその製造方法の提供。
【解決手段】それぞれ細長い導電路34、48が配置された少なくとも3つの導電構造レベル28、42、52を含む集積回路構造10をシングルダマシンによって製作する。これにより、慣用的に使用されるビアレベルが省略され、種々の技術的効果と新規な適用可能性が生じる。 (もっと読む)


【課題】層間絶縁膜上に形成する反射防止膜の光反射率を低減することによって、デュアルダマシンプロセスにおけるリソグラフィの解像度を向上させる。
【解決手段】フォトレジスト膜をマスクにしたドライエッチングで層間絶縁膜にCu配線埋め込み用のビアホールおよび配線溝を形成する際、SiOC膜25からなる層間絶縁膜上の反射防止膜26をSiO膜26a、SiON膜26bおよびSiO膜26cの3層膜で構成し、フォトレジスト膜27のハレーションを抑制する。SiO膜26aの膜厚とSiON膜26bの膜厚の好ましい組み合わせは、SiO膜26aの膜厚が40nm以下または75nm以上、かつSiON膜26bの膜厚が40nm以上であり、より好ましくは、SiO膜26aの膜厚が30nm以下または80nm以上、かつSiON膜26bの膜厚が50nm以上である。 (もっと読む)


【課題】多孔質絶縁膜を用いた構成において、動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】空孔形成材料を含有する非多孔質の絶縁膜3を基板1上に成膜する。次に、この絶縁膜3に対してエッチング加工を施して接続孔7を形成する。その後、熱処理によって絶縁膜3中の空孔形成材料を分解除去することにより、絶縁膜3中に孔Aを形成して多孔質絶縁膜3Aとする。 (もっと読む)


【課題】 より緻密でかつ密着性の良い拡散防止層を形成し、拡散防止層を構成する金属元素が他の層に拡散することを防止したパターン形成方法、電子デバイス、及び電子機器を提供する。
【解決手段】 基板P上に隔壁30を形成する隔壁形成工程と、隔壁30に囲まれたパターン形成領域30aにめっき核26を含有した導電材料80aを配置する導電材料配置工程と、パターン形成領域30aに配置した導電材料80aを焼成して導電層80を形成する導電層形成工程と、導電材料80a上に、無電解めっき法によりめっき核26を触媒として拡散防止層82を形成する拡散防止層形成工程と、を有する。 (もっと読む)


【課題】 基板の表面上に特徴画成部を形成する改良された方法を提供する。
【解決手段】 基板の表面にネガティブマスク材料を堆積し、そのネガティブマスク材料を基板表面へとエッチングしてネガティブマスク特徴画成部を形成し、ネガティブマスク特徴画成部に耐エッチング材料を堆積し、その耐エッチング材料を研磨してネガティブマスク材料を露出させ、ネガティブマスク材料をエッチングして耐エッチング材料に特徴画成部を形成することにより、基板を処理する方法が提供される。 (もっと読む)


【課題】Niシリサイドの表面荒れが抑制され、リソグラフィー時の下地パターンとの合わせ精度が向上する半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板(1)と、前記半導体基板に形成されたp型不純物拡散層(2)と、前記拡散層上に形成されたNiシリサイド(3)と、を備え、前記Niシリサイド上にリソグラフィー用の合わせマーク(6)を有する。 (もっと読む)


【課題】初期電気特性の向上及びストレスマイグレーション信頼性の向上を両立させた半導体装置及びそのような半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に形成された層間絶縁膜2と、層間絶縁膜2上に形成された層間絶縁膜と、層間絶縁膜2内に形成され、プラグ接続部3aを有する配線3と、層間絶縁膜内に形成され、プラグ接続部3aに接続されたビアプラグと、層間絶縁膜2内かつプラグ接続部3aの近傍に形成された複数の第1のダミー配線4と、層間絶縁膜2内かつプラグ接続部3aを除く配線3の部分の近傍に形成され、第1のダミー配線4より小さい幅及び第1のダミー配線4より大きい1つのダミー配線の単位当たりのパターン被覆率の少なくともいずれかを有する複数の第2のダミー配線5とを備えている。 (もっと読む)


【課題】 液晶表示装置の作製工程におけるプラズマ工程による問題、ゲイト電極等におけるヒロック等の問題、液晶パネルの取り出し部におけるコンタクト不良の問題のうち、少なくとも一つを解決する。
【解決手段】 本発明に係る、液晶パネル内に薄膜トランジスタを有する液晶表示装置の作製方法は、Sc、Y、ランタノイド及びアクチノイドから選ばれた一種又は複数種類の元素が含まれたアルミニウム膜を有するゲイト電極を形成し、前記ゲイト電極に電気的に接続される、パルス電流が放電しやすい形状を有する第1の配線を形成し、前記薄膜トランジスタの不純物領域に接続される第2の配線を形成し、前記第2の配線から延在した前記液晶パネルの取り出し部に、透明導電膜を形成することを特徴とする。 (もっと読む)


2,081 - 2,100 / 2,805