説明

Fターム[5F033NN07]の内容

半導体集積回路装置の内部配線 (234,551) | 層間構造の特徴点 (9,232) | コンタクトホールへの穴埋め構造 (6,462) | 介在層を有するもの (6,157) | バリア層を含むもの (2,805)

Fターム[5F033NN07]に分類される特許

2,121 - 2,140 / 2,805


【課題】DRAM用アクセストランジスタの表面領域を小さくするメモリデバイスの製造方法を提供する。
【解決手段】トランジスタの製造方法の一実施形態は、基板内のゲート用溝部を規定することによってゲート電極を形成することを含む。上記ゲート用溝部に隣り合う位置での素子分離用トレンチ毎にてプレート状部がそれぞれ規定される。上記ゲート用溝部を挟む上記2つの各プレート状部が互いに連結される。上記一実施形態では、上記2つの各プレート状部は、上記半導体基板の材料に対して、上記素子分離用トレンチの絶縁材料を選択的にエッチングするエッチングプロセスによって規定される。ゲート絶縁体は、能動領域と上記ゲート用溝部との間の界面部、および、上記能動領域と上記の各プレート状部との間の界面部において設けられる。ゲート電極の材料は、上記ゲート用溝部と上記各プレート状部とを充填するように堆積形成される。 (もっと読む)


【課題】 不揮発性メモリ素子のデトラップ・リテンション特性の劣化を防止することができる技術を提供する。
【解決手段】 プラグ16を形成した絶縁膜14上にシリコンリッチな酸化膜よりなる層間絶縁膜17およびTEOS膜よりなる層間絶縁膜18を形成する。そして、層間絶縁膜17および層間絶縁膜18を貫通する溝19を設け、この溝19内へ埋め込むように配線20aを形成する。すなわち、第1配線層を層間絶縁膜17および層間絶縁膜18に埋め込んだ埋め込み配線とする。さらに、第1配線層を構成する配線20a〜20cと同層の層間絶縁膜17として水や水素などの不純物を捕獲する性質を有するシリコンリッチな酸化膜とする。 (もっと読む)


【課題】絶縁層に形成された高アスペクト比の溝やビア孔に電気銅メッキを行うとき、メッキ層中でのボイド(空孔)発生が抑制された配線層やビアの形成を可能とする。
【解決手段】溝やビア孔の底面部に、電気メッキを促進する添加剤を含む膜を選択的に形成してから、電気銅メッキを行う。この底面部のメッキ促進添加剤含有膜は、メッキ促進添加剤を含む溶液に、メッキ形成用の開口基板を浸漬しつつ脱気して開口部内の気泡を除去した後、スピン・リンス法と乾燥処理を行って形成する。 (もっと読む)


【課題】金属配線同士の間の絶縁膜の実効的な比誘電率を低減すると共に、金属配線と有機絶縁膜との密着性を向上させる。
【解決手段】半導体基板100の上に金属配線パターン101を形成した後、C/CH/ビニルトリメトキシシランの混合ガスからなる第1の原料ガスを用いるプラズマCVD法により、半導体基板100の上にシロキサン含有フッ素化有機膜からなる第1の密着層102を堆積する。次にC/CHの混合ガスからなる第2の原料ガスを用いるプラズマCVD法により、第1の密着層102の上にフッ素化アモルファスカーボン膜からなる有機絶縁膜103を堆積する。次にC/CH/ビニルトリメトキシシランの混合ガスからなる第2の原料ガスを用いるプラズマCVD法により、有機絶縁膜103の上にシロキサン含有フッ素化有機膜からなる第2の密着層104を堆積する。 (もっと読む)


【課題】半導体装置内に非常に小さいトレンチを形成する方法を提供する。
【解決手段】これら小さいトレンチの形成は、第1誘電体層の特性を局部的に化学的に変換することに基づいており、前記第1誘電体層内のパターニングされた穴の側壁が局部的に変化させられ、第1エッチング物質によりエッチング可能となる。その後、パターニングされた構造内に第2誘電体層が積層され、小さいトレンチが得られるように第1誘電体材料のダメージを受けた部分が除去される。誘電体層の特性を化学的に変化させることにより得られた小さなトレンチは、(10−30nm単位の)非常に小さいトレンチ内でのバリアーの積層、銅メッキ及びシード層の積層の研究をするための試験手段として用いることができる。 (もっと読む)


半導体デバイスおよびその製造方法が開示される。このデバイスは、1以上の導電性ゲート(11)を具えた活性半導体領域(1A)と、前記活性半導体領域(1A)の周辺に位置し主としてフィールド酸化領域(3)よりなるコンタクト領域(1B)とを具える。周辺コンタクト領域(1B)上、および、少なくとも一部の活性半導体領域(1A)上に、導電性ゲート(11)の間にコンタクト窓(19a)が形成された絶縁層(17)が積層される。絶縁層(17)上に積層された金属コンタクトパッド(23)が、前記コンタクト領域(1B)に設けられる。この金属コンタクトパッド(23)は、導電性のパターンを介して、絶縁層(17)の下に埋設されているコンタクトストリップ(15)に接触し、この導電性のパターンは、コンタクト窓(19b)充填物の複数個で構成されており、コンタクトパッド(23)の実質的な領域を横切って延びている。このパターンは平行な一連のトレンチに充填されたもので構成されているのが好ましい。
(もっと読む)


【課題】
素子を形成する基板の湾曲量が小さく、信頼性が高い誘電体分離構造を有する半導体装置を提供する。
【解決手段】
本発明の半導体装置は、SOI基板(Silicon on Insulator)の主表面に形成された1つ以上の閉ループパターンのトレンチがあり、このトレンチ側壁部を覆う絶縁膜で多結晶シリコン膜が挟まれており、トレンチ開口部では絶縁膜と多結晶シリコン膜とが同じ平面で露出している。このトレンチによって、SOI基板上に形成された複数の半導体素子が誘電体分離されている。 (もっと読む)


本発明は、半導体デバイス用デュアルダマシン構造を製造する方法に関する。基板中に形成されたトレンチまたはバイア内の、拡散バリア層の堆積の間中、ハロゲン系前駆物質が使用される。前記堆積からの残留ハロゲンは、前記バリア層上に残ることができ、前記トレンチまたはバイアを充填するために、前記バリア層上に位置する金属層の成長を触媒するのに用いられる。
(もっと読む)


【課題】多結晶シリコンパターンの抵抗値を制御しつつ、多結晶シリコンパターンの上層に金属配線層を配置する。
【解決手段】半導体基板1上に多結晶シリコンパターンからなる抵抗体23と、半導体基板1上に形成された層間絶縁膜27と、層間絶縁膜27上に形成された金属配線層31を備え、抵抗体23として、同じ多結晶シリコンからなり、その上部に金属配線層31が配置されているものと配置されていないものとを含み、両抵抗体23,23の上部は層間絶縁膜27上に形成された第1窒化膜29で被われており、抵抗体23の上部に配置されている金属配線層31は第1窒化膜29上に形成され、抵抗体23の上部かつ金属配線層31の近傍領域での第1窒化膜29直上に第2窒化膜33が存在している。上部に金属配線層31が配置されている抵抗体23のシート抵抗値と上部に金属配線層31が配置されていない抵抗体23のシート抵抗値が等しくなっている。 (もっと読む)


【課題】銅配線を用いて配線を行う半導体装置において、接続孔のバリアメタル層の除去の際に、上層配線溝におけるバリアメタル層の除去による層間絶縁膜への銅の拡散を抑えることができる半導体装置を得ること。
【解決手段】所定の形状にパターン形成された銅配線36を有する第1の配線層30と、所定の形状にパターン形成され、銅配線36と電気的に接続される銅配線57を有する第2の配線層50と、を備える半導体装置において、第2の配線層50は、所定の形状の配線溝62に銅配線57が埋め込まれた上部層間絶縁膜54と、銅配線57と銅配線36とを接続する接続孔61に銅配線57が埋め込まれた下部層間絶縁膜51と、上部層間絶縁膜54の配線溝62の下部と下部層間絶縁膜51との間に、銅の拡散を防止する所定の厚さの銅拡散防止用絶縁膜52と、を備える。 (もっと読む)


【課題】配線の初期ボイドを低減させることができるとともに配線の信頼性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、ウェハW上に、表面にビアホール1a及び配線溝1bを有する層間絶縁膜1を形成する工程と、層間絶縁膜1上に、ビアホール1a及び配線溝1bに埋め込まれるようにめっき膜4を形成する工程と、めっき膜4上に、めっき膜4の空格子点密度より低い空格子点密度を有する空格子点低密度膜5を形成する工程と、めっき膜4及び空格子点低密度膜5に熱処理を施す工程と、空格子点低密度膜5及びビアホール1a及び配線溝1bに埋め込まれた部分以外のめっき膜4を除去して、ビアホール1a及び配線溝1b内にビアプラグを有する配線8を形成する工程とを具備する半導体装置の製造方法が提供される。 (もっと読む)


【課題】従来の半導体装置は、コンタクトホールの底部に段差部があり、これにより、コンタクトホール内で配線金属が分断してしまうという問題があった。
【解決手段】本発明の半導体装置は、コンタクトホールの底部にもっとも近い部分の層間膜の開口径より半導体層の開口径が大きく、その開口径の差で生じる層間膜と半導体層との間の段差部を絶縁膜で埋める構成を有している。このような構成によって、コンタクトホールの内壁の縦端面と絶縁膜の表面とが段差のない連続したなめらかな曲面を形成し、コンタクトホール内での配線金属の分断を防止する。 (もっと読む)


【課題】本発明は、特に集積回路の配線の製造において銅拡散防止層をコーティングするための、電気めっき用組成物に関する。
【解決手段】
本発明によれば、本組成物は、溶媒中の溶液に、0.4〜40mMの濃度の銅イオン源と;1級脂肪族アミン、2級脂肪族アミン、3級脂肪族アミン、芳香族アミン、窒素複素環化合物およびオキシムからなる群から選択される少なくとも1種の銅錯化剤とを含み;
銅/錯化剤のモル比は0.1〜2.5、好ましくは0.3〜1.3であり;かつ、
上記組成物のpHが7未満、好ましくは3.5〜6.5であることを特徴とする。 (もっと読む)


【課題】 サイドウォール幅の減少を抑制し、ゲート電極が微細化された場合であっても接合リーク電流に起因する製造歩留まりの低下を回避することができる半導体装置の製造方法を提供する。
【解決手段】 ゲート電極3上にスペーサパターン13を形成し、サイドウォール6形成後にスペーサパターン13を除去する。当該手法により、ゲート電極3の高さより高い、もしくは同等の高さのサイドウォール6を形成した後、コンタクトホール21を形成する。これにより、ストッパ膜7を異方性エッチングする際にサイドウォール6の幅が減少することを抑制し、エクステンション領域が露出することにより生じる接合リーク電流に起因する半導体装置の歩留まり低下を抑制することができる。 (もっと読む)


【課題】 電極サイズが大きい場合でも、アルミニウムを含むメタル配線に変質、変形等の悪影響を与えることなく、界面準位を十分に低減できるようにした半導体導体装置の製造方法を提供する。
【解決手段】 ゲート電極15両側のシリコン層5にS/D19とを形成する工程と、S/D19とが形成されたシリコン層5上に層間絶縁膜21を形成する工程と、層間絶縁膜21を選択的にエッチングしてコンタクトホールh1〜h3を形成する工程と、コンタクトホールh1〜h3の底面にTiN/Ti膜23を形成する工程と、TiN/Ti膜23が形成されたSOI基板10に水素シンターを施す工程と、水素シンターの後でTiN/Ti膜23上にアルミニウムを含むメタル配線31を形成する工程と、を含む。長チャネルトランジスタについては、メタル配線31に悪影響を与えることなく、シリコン層5とゲート絶縁膜13との間の界面準位を低減できる。 (もっと読む)


【課題】バリアメタルがない場合であっても、配線の平坦性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本実施例の半導体装置の製造方法は、半導体基板1上に層間絶縁膜2を形成し、層間絶縁膜2上に金属を含むメタルマスク3を形成し、メタルマスク3および層間絶縁膜2の一部をエッチングして、メタルマスク3および層間絶縁膜2にパターン溝2aを形成し、パターン溝2a内を埋め込むように、層間絶縁膜2上に導電層5を形成し、パターン溝2a内に導電層5を残すように、層間絶縁膜2上の余剰の導電層5を研磨する。 (もっと読む)


【課題】 電力増幅モジュールやそれに用いる集積受動部品または半導体チップの低コスト化および高性能化を図る。
【解決手段】 集積受動部品5において、シード膜51、銅膜53およびニッケル膜54の積層膜からなる配線55により、RFパワーモジュールのローパスフィルタ回路を構成するインダクタ素子が形成される。ニッケル膜54は、銅膜53の全面上に形成され、表面保護膜としての絶縁膜61の開口部62から露出するニッケル膜54上に、金膜63およびバンプ電極64が形成されている。ニッケル膜54は、無電解Ni−Pめっき膜であり、リンを10重量%以上含有し、非磁性状態とされている。 (もっと読む)


【課題】層間絶縁体、あるいは層内絶縁体および層間絶縁体としてエアギャップを統合する銅のインタコネクトを製造する方法を提供すること。
【解決手段】層間絶縁構造の形成方法であって、第1の金属層を提供する工程と、第1の犠牲層を堆積する工程と、エッチング停止層を堆積する工程と、第2の犠牲層を堆積する工程と、2層のハードマスクを形成する工程と、2層のハードマスクをパターニングしてビアマスクおよびトレンチマスクを生成する工程と、第2の犠牲層をエッチングしてビアを形成する工程と、エッチング停止層の剥き出し部分と第1の犠牲層とをエッチングして第1の金属層を剥き出しにする工程と、第2の犠牲層をエッチングしてトレンチを形成する工程と、バリア金属および銅を堆積し、平坦化して第2の金属層を形成する工程と、第1および第2の犠牲層を分解して上記犠牲層をエアギャップと交換する工程とを包含する。 (もっと読む)


【課題】製造歩留まりの優れた3次元半導体集積回路装置及びその製造方法、それを用いたパッケージ化3次元半導体集積回路装置及びその実装方法を提供する。
【解決手段】シリコン製半導体チップをベース部に機能素子が対向するように積層し、半導体チップの材質に近いポリシリコンで半導体チップを埋め込み、あたかも1枚のウエーハの如くする。 (もっと読む)


【課題】電気的にフローティングした配線に蓄積する電荷を、半導体基板に逃がすこと。
【解決手段】第1主面12aを備えた半導体基板12と、第1主面側に設けられたMOSFET14と、MOSFETのゲート電極26およびゲート電極に電気的に接続された配線を含む第1配線構造体36と、第1主面および第1主面に電気的に接続された配線を含む第2配線構造体38と、第1および第2構造体のどちらとも接触し、かつ、第1および第2配線構造体間を接続している、酸化イットリウムからなる非導電性膜16とを備える (もっと読む)


2,121 - 2,140 / 2,805