【課題】本発明は、銅合金配線とビアとの接続面に、窒素を含むバリヤメタル膜が形成されている構造を有する半導体装置であって、銅合金配線とビアとの間における電気抵抗の上昇を抑制することができる半導体装置等を提供する。
【解決手段】本発明に係る半導体装置では、第一の層間絶縁膜内に配設されており、主成分であるＣｕにＡｌを添加した第一の銅合金配線と、第一の層間絶縁膜上に形成される第二の層間絶縁膜と、第二の層間絶縁膜内に配設されており、主成分であるＣｕにＡｌを添加した第二の銅合金配線とを、備えている。そして、第二の銅合金配線のＡｌの濃度は、第一の銅合金配線の前記Ａｌの濃度未満である。 （もっと読む）

【課題】微細なトレンチまたはホール等の凹部にボイドを発生させずに確実にＣｕを埋め込むことができ、かつ低抵抗のＣｕ配線を形成すること。
【解決手段】ウエハＷに形成されたトレンチ２０３を有する層間絶縁膜２０２において、トレンチ２０３の表面にバリア膜２０４を形成する工程と、バリア膜２０４の上にＲｕ膜２０５を形成する工程と、Ｒｕ膜２０５の上に、加熱しつつ、ＰＶＤによりＣｕがマイグレーションするようにＣｕ膜２０６を形成してトレンチ２０３を埋める工程とを有する。 （もっと読む）

【課題】銅又は銅合金からなる配線との密着性が高いバリアメタル層を備え、信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体装置では、半導体基板１００の上方に配置された絶縁膜１０６と、絶縁膜１０６中の溝に配置され、銅又は銅合金からなる配線１１５とを備え、絶縁膜１０６と配線１１５との間に、白金族元素、又は白金族元素の合金からなるバリアメタル層を有しており、バリアメタル層は、非晶質構造を有する第１のバリアメタル層１０９と第１のバリアメタル層１０９の上に配置された多結晶構造を有する第２のバリアメタル層１１０からなる積層構造であり、第２のバリアメタル層１１０には銅が含まれており、第２のバリアメタル層１１０中の金属に占める銅の割合は５０ａｔ％以下である。 （もっと読む）

【課題】貫通電極の形成に時間を要さず、貫通電極内でのボイドの発生を抑制できる半導体装置、およびこの半導体装置の製造方法を提供すること。
【解決手段】半導体装置１は、孔１１１が形成された絶縁性あるいは半導体の層１１と、層１１の孔１１１内に設けられた貫通電極１２と、を備える。貫通電極１２は、シード層１２１と、めっき層１２２と、を備える。シード層１２１は、孔１１１の底面１１１Ａを覆う。また、シード層１２１は、孔１１１の側面１１１Ｂのうち、孔１１１の開口から、孔１１１の開口と孔１１１の底面１１１Ａとの間の所定の位置までの第１の領域を未被覆とし、この第１の領域（未被覆領域）１１１Ｂ１を除いた第二の領域を被覆している。めっき層１２２は、シード層１２１と、未被覆領域１１１Ｂ１の少なくとも一部を覆う。 （もっと読む）

【課題】絶縁膜を貫通するコンタクトプラグの抵抗を改善させられる半導体素子及びその製造方法を提供する。
【解決手段】半導体基板上に形成された第１層間絶縁膜と、前記第１層間絶縁膜を貫通して形成されたコンタクトホールと、前記コンタクトホールの内部に形成されたコンタクトプラグと、前記コンタクトホール内で前記コンタクトプラグの上部側壁を部分的に覆うスペーサと、を含む。 （もっと読む）

【課題】従来のルテニウムバリア材と同様に優れた銅拡散の抑制効果を有し、供給性の点で問題がなく、比較的低コストの金属又はその金属を含む金属間化合物からなる新規な半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路用バリア材を提供する。
【解決する手段】バリア膜若しくはバリア膜とシード膜からなる複合膜の上に銅配線層を有する半導体集積回路装置の前記バリア膜を構成するバリア材として、単位結晶格子の最近接原子間距離（Ｄ_Ｍ）がルテニウムの単位結晶格子の最近接原子間距離（Ｄ_Ｒｕ）に近い領域、具体的には、オングストローム（Å）単位で−０．２００Å＜（Ｄ_Ｍ―Ｄ_Ｒｕ）＜０．１２Åの関係にあって、かつ融点若しくは変態点が６５０ケルビン（Ｋ）以上である金属又は金属間化合物を選択することを特徴とする。 （もっと読む）

【課題】銅ヒューズに起因する故障または特性悪化を抑制または防止できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、銅ヒューズ４と、半導体基板１と銅ヒューズ４との間に配置された銅膜からなるシール膜７，８と、銅ヒューズ４よりも上の層に形成された銅以外の金属材料膜からなり、銅ヒューズ４の両端にそれぞれに接続された最上層配線５０１，５０２と、シール膜７，８に結合され、銅ヒューズ４の周囲を取り囲む筒状に形成された銅シールリング６とを含む。 （もっと読む）

【課題】半導体装置の特性を向上させる。
【解決手段】ＬＤＭＯＳと、ＬＤＭＯＳのソース領域と電気的に接続されるソースプラグＰ１Ｓと、ソースプラグＰ１Ｓ上に配置されるソース配線Ｍ１Ｓと、ＬＤＭＯＳのドレイン領域と電気的に接続されるドレインプラグＰ１Ｄと、ドレインプラグＰ１Ｄ上に配置されるドレイン配線Ｍ１Ｄと、を有する半導体装置のソースプラグＰ１Ｓの構成を工夫する。ドレインプラグＰ１Ｄは、Ｙ方向に延在するライン状に配置され、ソースプラグＰ１Ｓは、Ｙ方向に所定の間隔を置いて配置された複数の分割ソースプラグＰ１Ｓを有するように半導体装置を構成する。このように、ソースプラグＰ１Ｓを分割することにより、ソースプラグＰ１ＳとドレインプラグＰ１Ｄ等との対向面積が低減し、寄生容量の低減を図ることができる。 （もっと読む）

【課題】非破壊かつオンラインで金属層の結晶粒径及び粒径分布を評価する方法を実現する。
【解決手段】結晶組織を有し特定の面方位においてＸ線に対して回折ピークを持つ金属層にＸ線を照射して得られる回折ピークを入手するステップＡ、回折ピークに基づいて面積平均コラム長及び体積平均コラム長を求めるステップＢ、面積平均コラム長及び体積平均コラム長から結晶粒径の対数正規分布を求めるステップＣを具備する。 （もっと読む）

【課題】 精度よく開口を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】 第１の絶縁膜となる部材と、第１の絶縁膜となる部材と異なる材料からなる第２の絶縁膜となる部材と、第３の絶縁膜となる部材と、第３の絶縁膜となる部材と異なる材料の第４の絶縁膜となる部材とがこの順に積層された半導体基板の上に、複数の絶縁膜の開口を形成するための開口を有するマスクを形成する工程と、第３の絶縁膜となる部材のマスクの開口に対応する部分と第４の絶縁膜となる部材のマスクの開口に対応する部分を連続して除去する第１の工程と、第１の工程を行った後に、第２の絶縁膜となる部材のマスクの開口と対応する部分を除去する第２の工程と、を有する。 （もっと読む）

【課題】半導体装置の性能と信頼性を向上させる。
【解決手段】ｎチャネル型ＭＩＳＦＥＴＱｎ１，Ｑｎ２を覆うように半導体基板１上に引張応力膜としての窒化シリコン膜５を形成する。窒化シリコン膜５は窒化シリコン膜５ａ，５ｂ，５ｃの積層膜である。窒化シリコン膜５ａ，５ｂの膜厚の合計は、サイドウォールスペーサＳＷ１とサイドウォールスペーサＳＷ２との間の間隔の半分よりも小さく、窒化シリコン膜５ａ，５ｂは、成膜後に紫外線照射処理を行って引張応力を増大させる。窒化シリコン膜５ａ，５ｂ，５ｃの膜厚の合計は、サイドウォールスペーサＳＷ１とサイドウォールスペーサＳＷ２との間の間隔の半分以上であり、窒化シリコン膜５ｃに対しては紫外線照射処理を行わない。 （もっと読む）

【課題】半導体装置の製造方法において、異なる膜特性を有する絶縁膜に形成されるコンタクト形状の制御性を向上させる。
【解決手段】半導体基板に素子領域を形成し、半導体基板の第１の領域上に、第１の絶縁膜を形成し、半導体基板の第２の領域上に、膜応力及びコンタクトの形成の際のエッチング加工時のエッチングレートが、第１の絶縁膜と異なる第２の絶縁膜を形成し、少なくとも第２の絶縁膜において、コンタクトが形成されるコンタクト領域に選択的にＵＶ光を照射し、ＵＶ光を照射した後、第１の絶縁膜及び前記第２の絶縁膜をエッチングして前記コンタクトを形成する。 （もっと読む）

【課題】孤立パターンに銅の化合物が析出するのを抑制する半導体装置の製造方法と、半導体装置とを提供する。
【解決手段】半導体装置では、素子・基板層ＥＳＬの低誘電率膜ＬＯＷ１、ファイン層ＦＬの極低誘電率膜ＥＬＫ１等およびセミグローバル層ＳＧＬの低誘電率膜ＬＯＷ２等のそれぞれの開口部に形成されるアライメントマークＡＭおよび重ね合わせ検査マークＫＭが、半導体基板ＳＵＢに形成された所定の導電型の不純物領域ＩＲに電気的に接続されて、アライメントマークＡＭおよび重ね合わせ検査マークＫＭが接地電位に固定されている。 （もっと読む）

【課題】配線及び絶縁膜へダメージを与えることなく、絶縁膜上の導電性の不純物によるめっきの異常成長を抑制することができる表面被覆方法、並びに該方法を用いて製造される半導体装置、及び実装回路基板の提供。
【解決手段】水溶性樹脂、有機溶剤、及び水を含有する表面被覆材料を、表面に露出した絶縁膜及び表面に露出したパターニングされた金属配線を有する積層体の少なくとも前記絶縁膜の表面を覆うように塗布し、前記絶縁膜の表面に被膜を形成する表面被覆方法である。 （もっと読む）

【課題】配線及びビア間接続の信頼性を向上させた半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、半導体基板と、前記半導体基板上の異なる高さに配置され、配線が形成された複数の配線層と、前記配線層の積層方向に延びる柱状に形成され、異なる複数の前記配線層の配線間を電気的に接続するビアとを備え、前記配線の一部は、前記ビアの中間部において前記ビアに接触する中間配線であり、所定の前記配線層の中間配線及びその他の所定の前記配線層の中間配線は、それぞれ前記ビアを前記積層方向に直交する方向で貫通し、且つ、前記ビア内において相互に交差していることを特徴とする。 （もっと読む）

【課題】半導体装置の小型化、特に、狭ピッチ化に対する技術を提供する。
【解決手段】半導体チップ１Ｃ上に設けられたパッド２と、プローブ領域１０Ａおよび接続領域１０Ｂのパッド２上に開口部１１を有し、半導体チップ１Ｃ上に設けられたパッシベーション膜３と、接続領域１０Ｂのパッド２上に開口部１２を有し、パッド２上およびパッシベーション膜３上に設けられたパッシベーション膜５と、パッド２と電気的に接続され、接続領域１０Ｂ上およびパッシベーション膜５上に設けられた再配線７とを備える。接続領域１０Ｂより半導体チップ１Ｃの外周部側に設けられたプローブ領域１０Ａのパッド２にプローブ痕１００が存在し、接続領域１０Ｂから半導体チップ１Ｃの中央部側に延びて再配線７が存在している。 （もっと読む）

【課題】コンタクトホールの形成領域が素子分離領域と重複しても、素子特性の劣化を抑制できるＳＯＩ基板とこのＳＯＩ基板を用いた半導体装置とを提供する。
【解決手段】半導体装置１は、半導体基材１１と埋め込み絶縁膜１２と半導体層１６とを有するＳＯＩ基板と、このＳＯＩ基板上に形成された半導体素子構造とを備える。埋め込み絶縁膜１２は、半導体基材１１から半導体層１６を電気的に絶縁分離する機能を有し、窒化膜１４を有する。 （もっと読む）

【課題】特性の良好な半導体装置を製造する。また、スループットを向上させ、製造コストを低減する。
【解決手段】開口部ＯＡ１および絶縁膜（２１、２３）上に銅のＣｕシード層２７を形成する工程と、Ｃｕシード層上に、フォトレジスト膜を形成する工程と、Ｃｕシード層上に、メッキ成長により銅膜３１ａを形成する工程と、銅膜上に、Ｎｉ膜３１ｂを形成する工程と、により、再配線３１を形成する。この後、再配線３１上の開口部（ＯＡ２、パッド領域）にＡｕ膜３３ｂを形成した後、フォトレジスト膜を除去し、Ｎｉ膜３１ｂに不動態化処理を施す。この後、再配線３１の形成領域以外のＣｕシード層２７をエッチングする。かかる工程によれば、Ｎｉ膜３１ｂの表面に不動態化膜３５が形成され、上記エッチングによるＮｉ膜３１ｂの膜減りを低減できる。また、膜減りを考慮したＮｉ膜の厚膜化による基板の歪みによる不具合を低減できる。 （もっと読む）

【課題】論理回路の動作特性に優れた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、多層配線層と、第１能動素子３ａ、容量素子１９および周辺回路を有する記憶回路２００と、第２能動素子３ｂを有する論理回路１００と、記憶回路領域２００に形成されており、能動素子３ａと容量素子１９とを電気的に接続する容量コンタクト１３ｃと、論理回路領域１００に形成されており、能動素子３ｂと第１配線８ａとを電気的に接続する接続コンタクト１３ａと、を備え、第１配線８ａは、容量素子１９が埋め込まれた配線層のうち最下層の配線層の層間絶縁膜７ａに位置しており、接続コンタクト１３ａは、容量コンタクト１３ｃと同一層に設けられており、第１配線８ａと接続コンタクト１３ａは、デュアルダマシン構造を有している。 （もっと読む）

【課題】封止される被対象物に段差部を備えているが、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置と、その製造方法を提供する。
【解決手段】本発明に係る半導体装置１は、導電性を有する剛体からなる基板２と、該基板の少なくとも一方の面に絶縁部３を介して配された導電部５と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルム６と、を備えている。前記基板２は、一方の面に開口する凹部及び／又は貫通孔２ａを備え、該凹部及び／又は該貫通孔はその内部が略全域にわたって、前記フィルム６により充填されている形態をなす。 （もっと読む）