【課題】 製造プロセスの簡略化及び信頼性の向上を図ることにある。
【解決手段】 強誘電体メモリの製造方法は、（ａ）基体１０の上方に形成された絶縁層２０に、第１及び第２のコンタクトホール２２，２４を形成すること、（ｂ）第１及び第２のコンタクトホール２２，２４のそれぞれの内部に、絶縁層２０の上面よりも低い上面を有するプラグ４２，４４を形成すること、（ｃ）第１及び第２のコンタクトホール２２，２４のそれぞれのプラグ４２，４４の上方に、バリア層５２，５４を形成すること、（ｄ）下部電極８２、強誘電体層８４及び上部電極８６を順に積層して積層体８１を形成すること、（ｅ）積層体８１をエッチングすることによって、第１のコンタクトホール２２のプラグ４２の上方を含む領域に、強誘電体キャパシタ８０を形成すること、を含む。バリア層５２，５４は、下部電極８２よりもエッチングされにくい性質を有する。 （もっと読む）

【課題】 プラズマ処理によりシリコン表面に形成される、ＳｉＣを含む変質層を、シリコン表面の侵食を最小限に抑止しながら除去する。
【解決手段】 前記変質層を、酸素ラジカルに、前記半導体表面のＳｉ原子に結合してＳｉ原子と酸素原子との間の二重結合の形成を阻害するような元素の活性種を添加して改質し、形成された改質層をウェットエッチングにより除去する。 （もっと読む）

【課題】 信頼性の向上を図ることにある。
【解決手段】 強誘電体メモリの製造方法は、（ａ）基体１０の上方に形成された絶縁層２０に、第１及び第２のコンタクトホール２２，２４を形成すること、（ｂ）第１及び第２のコンタクトホール２２，２４のそれぞれの内部に、絶縁層２０の上面よりも低い上面を有するプラグ４２，４４を形成すること、（ｃ）第１及び第２のコンタクトホール２２，２４のそれぞれのプラグ４２，４４の上方を含む領域に、バリア層５１を形成すること、（ｄ）下部電極８２、強誘電体層８４及び上部電極８６を順に積層して積層体８１を形成すること、（ｅ）積層体８１をエッチングすることによって、第１のコンタクトホール２２のプラグ４２の上方を含む領域に、強誘電体キャパシタ８０を形成すること、（ｆ）第２のコンタクトホール２４のプラグ４４の上方を含む領域に、被覆層９０を形成すること、（ｇ）酸素雰囲気下においてアニール処理を行うこと、を含む。 （もっと読む）

集積回路内の金属（３０４）の相互接続の製造工程および品質を改善するために、ガスクラスタ・イオンビーム（ＧＣＩＢ）（１２８）によって集積回路相互接続構造の溝やビア内の材料を取り除いたり再配分したりする方法が開示されている。この工程では、構造の入口の領域での不要な「ネックイン」を広げ、構造の頚部または底部等のより厚い領域から側壁に、バリア金属（３０８）を再堆積させたり、スパッタリングによって構造の底部の余分で不要な材料の一部を取り除く。ＧＣＩＢ処理は、バリア金属堆積後で銅シード層（３１０）／銅（３１２）電気メッキ前に適用することも、銅シード層（３１０）の形成後で電気メッキ前に適用することもできる。この方法は、既知の相互接続堆積技術の有用性を、次世代以降の集積回路まで拡張できる。
（もっと読む）

【課題】 低誘電率絶縁膜の比誘電率の増加を防止すると共にレジスト残渣を生じさせないレジスト除去を可能にする。
【解決手段】 ビアホール用開口３を有するレジストマスク４をエッチングマスクにして、第１キャップ層２ｃ、第１低誘電率膜２ｂを順次に反応性イオンエッチング（ＲＩＥ）でドライエッチングしビアホール５を形成する。そして、レジストマスク４の除去では、はじめに、上記ＲＩＥでレジストマスク４表面部に形成された変質層４ａに対して、ホットプレートにより空気雰囲気、３００℃温度、３分程度の熱処理を施すことで、変質層４ａを少なくともその一部が酸素と反応した改質層４ｂに変換させる。その後に、この改質層４ｂおよびレジストマスク４に水素ラジカルを照射して残渣のないレジスト除去を行う。 （もっと読む）

【課題】低誘電率層間膜材料を用いた多層配線におけるスタックビアの熱応力歪みによる信頼性低下を予め防ぐことを可能とするスタックビアレイアウト設計方法および半導体装置を提供する。
【解決手段】スタックビア設計レイアウト結果から温度変化による歪みによって故障発生可能性の高い危険スタックビア部を特定のスタックビア構造をもとに抽出し、その危険スタックビア部の温度変化歪み量を算出して所定の臨界歪み量を超える臨界スタックビアを抽出し、そのビアを含む領域に回路機能に変化を与えないように新規ビア構造を追加配置することで臨界スタックビアの歪み量を低減させて、信頼性の高いスタックビアのレイアウト結果を得る。また前記の特定のスタックビア構造を有しない半導体装置を構成する。 （もっと読む）

【目的】 点欠陥の集合によるボイドがＣｕ配線内に形成しないようにすることを目的とする。
【構成】 基体上に絶縁膜を形成する絶縁膜形成工程（Ｓ１０２〜Ｓ１１０）と、前記絶縁膜に開口部を形成する開口部形成工程（Ｓ１１２）と、前記絶縁膜表面と前記開口部とにシード膜を形成するシード膜形成工程（Ｓ１１６）と、前記シード膜を電極として第１の電流密度となる電流を流し、前記開口部に導電性材料をめっき法により堆積させる第１のめっき工程（Ｓ１１８）と、前記第１のめっき工程後、前記第１の電流密度より小さい第２の電流密度となる電流を流し、前記絶縁膜表面上に前記導電性材料をめっき法により堆積させる第２のめっき工程（Ｓ１２０）と、前記第２のめっき工程後、前記導電性材料が堆積した基体をアニール処理するアニール工程（Ｓ１２４）と、を備えたことを特徴とする。 （もっと読む）

とりわけ、絶縁層（１６）内において相互接続（１４）へのコンタクトホール（１８）が生成される方法が示される。バリア層（２０）が次いで提供される。その後、フォトレジスト層（３０）が提供され、照射され、かつ、現像される。次いで、ガルバニック法を用いて、銅コンタクト（３２）がコンタクトホール（１８）において生成される。バリア層（２０）またはさらなる境界電極層（２２）のどちらか一方が、ガルバニック処理において境界電極としての役目をする。重大な金属汚染は、製造中、この方法によって抑制される。
（もっと読む）

【課題】 半導体装置中のクラックの伝播を抑制し、他の領域に影響を与えないようにする。
【解決手段】 シリコン基板１０１上に設けられたＳｉＣＮ膜１０５およびＳｉＯＣ膜１０７を貫通する凹部の側面を覆う界面補強膜１１５を設ける。界面補強膜１１５はＳｉＯＣ膜１１３と連続一体に形成され、エアギャップ１１７を有する。 （もっと読む）

【課題】素子回路線幅の超微細化、パターン縦横比の増加、および蒸着温度の低下にもかかわらず、膜特性、段差塗布性、大気／湿気露出に対する膜質変化に対する安定性の全てを満足させる多重積層膜構造の金属窒化膜の蒸着方法を提供する。
【解決手段】基板上に第１蒸着速度で第１下部金属窒化膜を形成し、前記第１下部金属窒化膜上に第２蒸着速度で第２下部金属窒化膜を形成し、前記２段階によって形成された下部ＴｉＮ膜上に、窒素（Ｎ）含有量の多い上部金属窒化膜を第３蒸着速度で形成することからなり、前記ｎ番目膜の蒸着速度は、第２蒸着速度≧第１蒸着速度≧第３蒸着速度である。本発明によれば、基板上にＴｉＮ積層膜を形成することで、大気／湿気露出に対する安定性を向上させることができ、クラスタシステムの同一反応チャンバーまたは相違した反応チャンバーで容易に基板上にＴｉＮ積層膜を形成することができる。 （もっと読む）

【課題】マイクロエレクトロニック・ワークピースの異なる高さで導電要素を電気的に連結するために深いビアに相互接続を形成する技術を提供する。
【解決手段】ブラインドビア又は他の種類の孔に相互接続を形成する方法及びそのような相互接続を有するマイクロエレクトロニック・ワークピース。ブラインドビアは、ワークピース全体を薄くすることなくワークピースの背面（１４）の一部分から材料の一塊を最初に除去することによって形成することができる。この一括除去処理は、例えば、ワークピース内の中間深さまで延びるが導電要素の接触面（２６）までは延びない第１の開口部（３０）を形成することができる。第１の開口部を形成した後に、第１の開口部の中間深さから導電要素の接触面まで第２の開口部（４０）が形成される。第２の開口部は、第１の開口部の第１の幅よりも狭い第２の幅を有する。本方法は、更に、ブラインドビアを導電材料で充填する段階、及び続いて空洞（３０）が除去されるまでワークピースを外部側面から薄くする段階を含む。 （もっと読む）

【課題】貫通電極の形成に伴う半導体基板の金属汚染を抑制することができる半導体チップの製造方法を提供する。
【解決手段】一方表面に機能素子３が形成されたウエハＷの当該一方表面に、ウエハＷの厚さよりも浅い所定の深さの表面側凹所９を形成する。続いて、表面側凹所９内に非金属材料を供給して、当該非金属材料からなるダミープラグ８を形成する。次に、ウエハＷにおいて上記一方表面とは反対の面である裏面Ｗｒを機械的に研削して、ウエハＷを表面側凹所９の深さより小さな厚さに薄型化して、表面側凹所９をウエハＷを貫通する貫通孔にする。その後、この貫通孔内のダミープラグ８を除去し、さらに、この貫通孔内に金属材料を供給して貫通電極を形成する。 （もっと読む）

ボンディングパッド（２００）は第１ワイヤボンディング領域（２０２）と、第２ワイヤボンディング領域（２０４）と、を含む。一実施形態では、第１ワイヤボンディング領域（２０２）がパッシベーション（１８）を覆って延びる。別の実施形態では、ボンディングパッドはプローブ領域、第１ワイヤボンディング領域、及び第２ワイヤボンディング領域を有する。一実施形態では、プローブ領域及びワイヤボンディング領域がパッシベーション（１８）を覆って延びる。ボンディングパッドはどのような数のワイヤボンディング領域及びプローブ領域も有することができ、かつこれらの領域をどのような構成として有することもできる。ボンディングパッドが複数のワイヤボンディング領域を含むことができるので、マルチチップパッケージにおける場合のように単一のボンディングパッドへの複数のワイヤ接続を行なうことができる。ボンディングパッドがパッシベーションを覆って延びる形でパッドを設けることができるので、集積回路チップ面積を小さくすることもできる。
（もっと読む）

【課題】低電気抵抗化および高信頼性化可能なコンタクトを備え、高速伝送が可能で信頼性の高い半導体装置およびその製造方法を提供する。
【解決手段】 コンタクト２０、２３を、ＣＶＤ法を用いて、シリサイド膜１９、２２、シリコン窒化膜１５ａおよび第１層間絶縁膜１５ｂの内壁に接する表面に、表面からコンタクト内部方向への距離に応じて窒素含有量が減少する組成勾配を有する窒化タングステン部２４を形成し、その内側にタングステンが充填されたタングステン部２５を形成する。窒化タングステン部２４とタングステン部２５との界面の酸化や汚染を防止する。 （もっと読む）

【解決手段】 チタニウム−アルミニウム−窒素（「Ｔｉ−Ａｌ−Ｎ」）が半導体基板上に積層されて反射防止コーティングとしての役割を果たす。配線ラインの実施の形態に対して、アルミニウム導電層（５４）及びアルミニウム−チタニウム下層（５２）は、反射防止キャップ層の下に形成される。
【効果】 配線ライン製造プロセスに対して、Ｔｉ−Ａｌ−Ｎ層は、製造中の不要なフォトリソグラフ光（即ち、光子）の反射を防止するキャップ層（５６）としての役割を有する。電界放射ディスプレイ装置（ＦＥＤ）（１５０）に対して、Ｔｉ−Ａｌ−Ｎ層は、ディスプレイスクリーン（１１８）のアノードに由来する光がトランジスタ接合部を通過して装置動作を妨害するのを防止する。Ｔｉ−Ａｌ下層は熱処理中にアルミニウム導電層に起きる収縮を低減する。 （もっと読む）

【課題】 配線及びコンタクトを微細化しながら活性領域の増大を抑制して、配線と活性領域とのコンタクトを良好に保つ。
【解決手段】 半導体装置では、配線Ｍ１乃至Ｍ３がＹ方向に平行して設けられ、配線直下に活性領域ＳＤＧが設けられ、配線Ｍ２が第１のコンタクトＣ１及び第２のコンタクトＣ２を介して活性領域ＳＤＧと接続されている。第１のコンタクトＣ１は、配線Ｍ２よりも幅の広い活性領域ＳＤＧ内に、第１のコンタクトと活性領域との余裕Ｚだけ内側に設けられ、開口部にコンタクトプラグ６が埋設されている。配線Ｍ２内に設けられた第２のコンタクトＣ２は、第１のコンタクトＣ１上に第１のコンタクトＣ１と接して設けられ、Ｘ方向の寸法Ｘ１が第１のコンタクトＣ１及び配線Ｍ２よりも第２のコンタクトと配線の余裕Ｗの２倍分だけ小さく、且つＹ方向の寸法Ｙ１が第１のコンタクトＣ１よりも大きく、活性領域ＳＤＧの外側まで設けられている。 （もっと読む）

【課題】 ヴィアホール、配線層の良好なカバレージを得ることにより、歩留りや信頼性の向上を図った半導体装置の製造方法を提供する。
【解決手段】 半導体基板上１に、所定パターンの第１の金属層３を形成する工程と、全面に、第１の絶縁膜４を形成する工程と、前記第１の絶縁膜４上に、所定パターンの第２の金属層５を形成し、この第２の金属層５上に第３の金属層６を形成する工程と、前記第３の金属層６上に、第２の絶縁膜７を形成する工程と、前記第２の絶縁膜７を平坦化する工程と、全面に、第３の絶縁膜９を形成する工程と、前記第３の絶縁膜９上に反射防止膜１０を形成する工程と、前記反射防止膜１０上にレジスト層を形成する工程と、前記レジスト層をパターニングする工程と、パターニングされたレジスト層１１をマスクとしてエッチングを行い、所定位置に前記第２の金属層に到達する開口部１２、１３を形成する工程と、前記開口部１２、１３内を含む全面に、第４の金属層及び第５の金属膜を形成する工程とを備える。 （もっと読む）

【課題】磁界を効率よく記憶素子に集束させることができ、配線間のショートが防止された磁気抵抗効果装置およびその製造方法を提供する。
【解決手段】互いに平行に配置される複数の第１配線１１と、第１配線１１の上方に離間して配置されるとともに、互いに平行に配置される複数の第２配線１２と、第１配線１１と第２配線１２との間の一領域に、磁気抵抗型のＴＭＲ素子１３とを備えた磁気抵抗効果装置であって、各第２配線１２上を覆うとともに、隣接する第２配線１２間に連続して設けられた絶縁性の高透磁率材料からなる第２磁性体層２２ｂを備えたことを特徴とする磁気抵抗効果装置およびその製造方法である。 （もっと読む）

【課題】ハイブリッド誘電体を有する拡張型バック・エンド・オブ・ライン（ＢＥＯＬ）相互接続構造を提供すること。
【解決手段】ビア・レベルでの層間誘電体（ＩＬＤ）は、ライン・レベルでのＩＬＤとは異なることが好ましい。好ましい実施形態では、ビア・レベルのＩＬＤを低ｋ ＳｉＣＯＨ材料で形成し、ライン・レベルのＩＬＤを低ｋポリマー熱硬化性材料で形成する。
（もっと読む）

【課題】 デュアル・ダマシン配線の形成方法を改善し、デュアル・ダマシン配線効率を向上させる新たなデュアル・ダマシン配線構造体を提供すること。
【解決手段】 デュアル・ダマシン相互接続構造体及び該構造体を形成する方法であり、該構造体はデュアル・ダマシン配線を誘電体層に含み、該デュアル・ダマシン配線は該誘電体層の厚さと比べて小さい距離にわたって該誘電体層内に延び、デュアル・ダマシン・ビア・バーは該デュアル・ダマシン配線の底面と一体になっており、かつ、該底面から該誘電体層の底面に向かって延びる。 （もっと読む）