【課題】ＳＩＶ耐性を向上させ易い半導体装置およびその製造方法を得ること。
【解決手段】回路素子２０，３０が形成された半導体基板１０上に多層銅配線部５５が形成されている半導体装置を作製するにあたり、多層銅配線部を構成する個々の層間絶縁膜３５，４０，４５，５０に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値を、多層銅配線部における最も下の層間絶縁膜３５を除き、当該層間絶縁膜に形成されたコンタクトプラグによって自己よりも幅広のダマシン銅配線４３ｂに接続される第１種ダマシン銅配線４８ｂの数と自己よりも幅広のダマシン銅配線４３ｃに接続される第２種ダマシン銅配線４８ｃの数との個数比に応じて、制御する。 （もっと読む）

【課題】ＲＦバイポーラトランジスタにおける高利得化および高効率化を実現できる技術を提供する。
【解決手段】平面でコレクタ引き出し領域７を取り囲み、分離部６、コレクタ領域４およびコレクタ埋め込み領域２を貫通して基板１に達する溝８内に絶縁膜を埋め込んで形成した分離部８Ａによってｐ^＋型の分離領域３とｎ^＋型のコレクタ埋め込み領域２との間、およびｐ^＋型の分離領域５とｎ型のコレクタ領域４（ｎ^＋型のコレクタ引き出し領域７）との間での素子分離を行う。また、絶縁膜１６、酸化シリコン膜１２、９、半導体領域７Ｐおよび分離領域５、３を貫通し基板１に達する溝１７内に導電性膜を埋め込んで形成した導電体層１８によってエミッタ配線（配線２２Ｄ）と基板１との間の電流経路を形成し、エミッタ配線と基板１との間のインピーダンスを低減する。 （もっと読む）

【課題】 ストッパー絶縁膜に起因した問題を防止することが可能な半導体装置を提供する。
【解決手段】 第１の層間絶縁膜１１と、第１の層間絶縁膜上に形成された第２の層間絶縁膜１８と、第１の層間絶縁膜に囲まれた下側部分及び第１の層間絶縁膜から突出し第２の層間絶縁膜に囲まれた上側部分を有するプラグ１３と、第２の層間絶縁膜内に形成され、プラグに接続された接続部分及びプラグに接続されていない非接続部分を有する配線２１と、第１の層間絶縁膜と配線の非接続部分との間の領域であって且つ第２の層間絶縁膜とプラグの上側部分との間の領域に形成されたストッパー絶縁膜１２とを備える。 （もっと読む）

【課題】従来の構成では、接続プラグ上の絶縁層に設けられた開口部内に導電膜を堆積させる際、接続プラグの表面と開口部の内表面とに導電膜が連続して形成されない可能性があり、接続プラグと導電膜との電気的接続信頼性が低減してしまう可能性があった。
【解決手段】本願発明では、接続プラグが配置される接続プラグ領域は第１の長さ方向と第１の幅方向とから成る長尺形状を備え、接続プラグ上の絶縁層に設けられた開口部により露出する開口領域は第２の長さ方向と第２の幅方向とから成る長尺形状を備え、開口部を設ける際のエッチング工程において、接続プラグ領域の第１の長さ方向と開口領域の第２の長さ方向とが所定の角度を成すように交差して配置される。これにより、接続プラグと開口部内に堆積される導電膜との電気的接続信頼性を向上させることが可能となる。 （もっと読む）

【課題】支持体を用いた半導体装置の製造方法において、製造コストを低減するとともに半導体基板の外周部に生じ易いチッピングを防止し、信頼性及び歩留まりの向上を図る。
【解決手段】半導体基板１の表面上に接着層５を介して半導体基板１と同サイズ（同じ口径）の支持体６を貼り付ける。次に、半導体基板１の裏面を研削（バックグラインド）し、半導体基板１の厚さを薄くする。次に、チッピングが生じ易い半導体基板１の外周部Ｘに対応する位置に開口を有したレジスト層７を選択的に形成し、当該レジスト層７をマスクとして、半導体基板１の外周部Ｘを所定の幅にわたって除去する。 （もっと読む）

【課題】 従来技術のＭＯＬメタラジを用いてその欠点を回避する新しいＭＯＬメタラジとその製造方法を提供すること。
【解決手段】 酸素ゲッター層と金属含有導電性材料との間に配置されたＣｏ含有ライナを含む半導体構造が提供される。Ｃｏ含有ライナ、酸素ゲッター層及び金属含有導電性材料は、Ｃｏ含有ライナが従来のＴｉＮライナと取って代わるＭＯＬメタラジを形成する。「Ｃｏ含有」とは、ライナが、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含むことを意味する。高アスペクト比のコンタクト開口部内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、Ｃｏ含有ライナが、無電解蒸着プロセスによって形成される。 （もっと読む）

【課題】キャパシタ等のデバイスを構成する各層の結晶配向に優れた半導体装置を提供する。
【解決手段】本発明の半導体装置は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０が前記貫通孔２４内に第１導電膜を埋め込んでなるプラグ導電層２２を有しており、少なくとも前記プラグ導電層２２上には、シリコンからなる第２導電膜２１と、自己配向性を有する導電材料からなる窒化チタン層１２とが積層されている。 （もっと読む）

【課題】 デュアルダマシン配線形成において、レジストポイズニングを効果的に抑制し、高精度な配線膜が形成でき、かつ、ビアが形成された第１の絶縁膜上に設けられる２の絶縁膜の材料の選択の自由度が高まるデュアルダマシン配線形成技術を提供することである。
【解決手段】 半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、
前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程
とを具備する半導体装置の配線形成方法。 （もっと読む）

【課題】支持体を用いた半導体装置の製造方法において、製造工程を複雑化させることなく、信頼性及び歩留まりの向上を図る。
【解決手段】レジスト層や保護層２０をマスクとして第２の絶縁膜９，半導体基板１，第１の絶縁膜２，及びパッシベーション膜４を順にエッチングして除去する。このエッチングにより、接着層５が当該開口部２２内において一部露出される。この時点で多数の半導体装置は個々の半導体チップに分割される。次に、図１１に示すように、半導体基板１の裏面上に溶解剤供給孔２４が設けられた支持テープ２５を貼り付け、開口部２２及び半導体基板１の側壁から溶解剤２６（例えばアルコールやアセトン）を当該露出された接着層５に対して供給し、接着力を徐々に低下させることで半導体基板１から支持体６を剥離除去する。 （もっと読む）

【課題】プロービング時にもクラックが発生しにくいパッド構造を持つ半導体装置を提供する。
【解決手段】半導体基板の上に形成された第１の絶縁膜に凹部が形成されている。凹部内に導電部材が充填されている。第１の絶縁膜及び導電部材の上に第２の絶縁膜が形成されている。凹部の上方の、第２の絶縁膜の表面上にパッドが形成されている。平面視において、凹部の外周線よりも内側に、凹部の底面から突出し、絶縁材料で形成された複数のピラーが配置されている。ピラーの各々の平面形状は、角部に曲率半径０．２μｍよりも大きな丸みを付した多角形である第１の形状、９０°よりも大きな内角のみからなる多角形である第２の形状、曲率半径０．２μｍ以上の湾曲部のみからなる曲線で囲まれた第３の形状、及び該第１〜第３の図形の外周線の一部同士を滑らかに接続した連続線で囲まれた第４の形状のいずれかである。 （もっと読む）

【課題】配線のマイグレーション耐性を向上させるとともに、シリコンの配線内部への拡散を抑制する。
【解決手段】半導体装置１００は、シリコン基板１０１、シリコン基板１０１上に設けられ、ＳｉＣＮ膜１０３、ＳｉＯＣ膜１０５およびＳｉＯ₂膜１０７からなる第一絶縁膜、当該第一絶縁膜中に設けられ、主として銅含有金属からなる第一銅配線１１１、を含む。第一銅配線１１１の内部の表面近傍に、シリコンが導入されたＳｉ−Ｏ偏在層１１５を有し、導入されたシリコンの少なくとも一部が、Ｓｉ−Ｏ結合を形成している。 （もっと読む）

【課題】ボイドによるコンタクトホール間のショート不良を防止する半導体装置及びその製造方法を提供すること。
【解決手段】本発明の一形態の半導体装置は、半導体基板（１０１）上に形成された第１及び第２のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴ上に形成された第１の応力膜（１１０）と、前記第２のＭＯＳＦＥＴ上に形成されるとともに、前記第１の応力膜の端部に積層され、前記第１の応力膜の側面との間にボイド（Ｖ）を有するように形成された第２の応力膜（１１２）と、前記第１の応力膜及び前記第２の応力膜上に形成される絶縁膜と、を備え、前記第１の応力膜と前記第２の応力膜との境界部に、前記第１の応力膜と前記第２の応力膜のどちらにも覆われていない領域（Ａ）を有し、前記領域及び前記ボイドの少なくとも一部に前記絶縁膜が埋め込まれている。 （もっと読む）

【課題】シリサイド層表面の酸化物形成を抑える。
【解決手段】半導体装置は、半導体基板上にシリサイド層を形成する工程（Ｓ１００）と、シリサイド層上に絶縁膜を形成する工程（Ｓ１０２およびＳ１０４）と、絶縁膜をドライエッチングにより選択的に除去して、シリサイド層に到達する開口部を形成し、シリサイド層表面を露出させる工程（Ｓ１０６〜Ｓ１１０）と、開口部内を酸性薬液で洗浄してシリサイド層表面を清浄化する工程（Ｓ１１２）と、シリサイド層表面を清浄化する工程の後に、開口部内で露出したシリサイド層表面をアルカリ薬液で洗浄する工程（Ｓ１１４）と、により製造される。 （もっと読む）

【課題】入出力配線やゲート配線などのように、長い距離にわたって形成されるような配線を低抵抗化し、動作性能の高い半導体装置を提供する。
【解決手段】画素部に形成されたゲート配線、若しくは駆動回路と外部入力端子とを電気的に接続する入出力信号配線、を有し、前記ゲート配線若しくは前記入出力配線は、前記第１及び第２の薄膜トランジスタのゲート電極と同一層で且つ同一材料からなる第１配線と、前記第１配線の上に形成された第２配線と、を有し、前記第２配線は、前記第１配線よりも抵抗率が低い材料を用いる。 （もっと読む）

【課題】レーザ照射パターンを切り替えながら、所望の位置に高速にレーザ照射を行う方法を提案する。
【解決手段】レーザ発振器から射出したレーザビームを偏向器に入射し、前記偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐させる。そして、前記複数に分岐されたレーザビームを絶縁膜上に形成されたフォトレジストに照射し、前記レーザビームが照射されたフォトレジストを現像して前記絶縁膜を選択的にエッチングする。 （もっと読む）

【課題】伝送効率の低下を防止することが可能な電子基板１を提供する。
【解決手段】基体１０の能動面側に、相互にインダクタンス値または適用可能周波数のる第１インダクタ素子８０および第２インダクタ素子４０が形成されている。また基体１０の能動面側にも、相互にインダクタンス値または適用可能周波数の異なる第１インダクタ素子８５および第２インダクタ素子４５が形成されている。第１インダクタ素子８０，８５は外部との電力伝送に使用され、第２インダクタ素子４０，４５は外部との通信に使用される。この電子基板１を積層すれば、電磁シールド性を有する基体１０を介して電磁波を送受信する必要がなく、伝送効率の低下を防止することができる。 （もっと読む）

【課題】薬液などの液体が層間絶縁膜中に侵入することに起因する層間絶縁膜の劣化を抑制し、かつ、層間絶縁膜の劣化を所定のガス（気体）により回復させることが可能な半導体装置を提供する。
【解決手段】この半導体装置は、シリコン基板１上に形成された層間絶縁膜２と、層間絶縁膜２の表面の少なくとも一部上に形成され、液体を透過しにくいとともに、気体を透過しやすいＳｉＯＣ膜からなる気液分離膜３および５と、層間絶縁膜２の表面の少なくとも一部上に形成された配線層７とを備えている。 （もっと読む）

第１の誘電材料で作製された誘電層内に、導電性部分を含む配線を含む、半導体デバイスを製造するための方法が開示される。誘電層内にトレンチが形成される。この方法は、トレンチの側壁を形成する誘電層の露出部分を除去するステップと、ライナーが第２の誘電材料で作製された、誘電ライナーをトレンチの側壁上に堆積するステップとをさらに含む。
（もっと読む）

【課題】Ｃｕ配線などの金属配線について、金属配線と金属拡散防止膜との密着性が向上し、金属配線のエレクトロマイグレーション耐性向上により金属配線寿命の長い半導体装置を提供する。
【解決手段】半導体基板上に形成された第１の絶縁膜中の溝部内に設けられ、銅および銅の合金のうち少なくとも１つを含有する第１の金属配線と、第１の金属配線および第１の絶縁膜の露出面を覆う第１の金属拡散防止膜を有する半導体装置において、第１の金属配線は金属シリサイド層を含有しないシリコン含有金属配線であり、第１の金属配線全体にシリコンを含む構成である。 （もっと読む）

【課題】配線からのＣｕの拡散を防止する。
【解決手段】例えば、ＵＤＣ拡散バリア膜２２、ポーラスシリカ膜２３、ＵＤＣミドルストッパ膜２４、ポーラスシリカ膜２５およびＵＤＣ拡散バリア膜２６の積層構造にビア溝２７ａと配線溝２７ｂを形成したときに、内部に露出するＵＤＣ拡散バリア膜２２、ＵＤＣミドルストッパ膜２４、ＵＤＣ拡散バリア膜２６の表面に対し、水素プラズマを照射する。これにより、各ＳｉＣ膜の露出表面をＳｉリッチにする。そして、プラズマ照射後のビア溝２７ａと配線溝２７ｂにＴａ膜２８を形成し、Ｃｕで埋め込む。Ｔａ膜２８と接触することとなるＳｉＣ膜の表面をあらかじめＳｉリッチな状態にしておくことにより、Ｔａ膜２８をＣｕの突き抜けが抑えられるような結晶構造に制御することが可能になる。これにより、配線からのＣｕの拡散を防止することが可能になる。 （もっと読む）