説明

Fターム[5F033NN07]の内容

半導体集積回路装置の内部配線 (234,551) | 層間構造の特徴点 (9,232) | コンタクトホールへの穴埋め構造 (6,462) | 介在層を有するもの (6,157) | バリア層を含むもの (2,805)

Fターム[5F033NN07]に分類される特許

1,941 - 1,960 / 2,805


【課題】Cu配線などの金属配線について、金属配線と金属拡散防止膜との密着性が向上し、金属配線のエレクトロマイグレーション耐性向上により金属配線寿命の長い半導体装置を提供する。
【解決手段】半導体基板上に形成された第1の絶縁膜中の溝部内に設けられ、銅および銅の合金のうち少なくとも1つを含有する第1の金属配線と、第1の金属配線および第1の絶縁膜の露出面を覆う第1の金属拡散防止膜を有する半導体装置において、第1の金属配線は金属シリサイド層を含有しないシリコン含有金属配線であり、第1の金属配線全体にシリコンを含む構成である。 (もっと読む)


【課題】配線からのCuの拡散を防止する。
【解決手段】例えば、UDC拡散バリア膜22、ポーラスシリカ膜23、UDCミドルストッパ膜24、ポーラスシリカ膜25およびUDC拡散バリア膜26の積層構造にビア溝27aと配線溝27bを形成したときに、内部に露出するUDC拡散バリア膜22、UDCミドルストッパ膜24、UDC拡散バリア膜26の表面に対し、水素プラズマを照射する。これにより、各SiC膜の露出表面をSiリッチにする。そして、プラズマ照射後のビア溝27aと配線溝27bにTa膜28を形成し、Cuで埋め込む。Ta膜28と接触することとなるSiC膜の表面をあらかじめSiリッチな状態にしておくことにより、Ta膜28をCuの突き抜けが抑えられるような結晶構造に制御することが可能になる。これにより、配線からのCuの拡散を防止することが可能になる。 (もっと読む)


【課題】 ビアの密度に偏りが在るような場合でも、ビア内にも絶縁膜材料が完全に充填されて空隙(ボイド)が出来ること無く、かつ、膜厚にバラツキが少なく、高性能な半導体装置を簡単に得ることが出来る技術を提供することである。
【解決手段】 位置によってビア密度が異なるビアを有する基板上に所定の絶縁膜を形成する半導体装置における配線形成方法であって、
前記ビア内にも絶縁膜用塗料が十分に充填されるよう後述する第2塗布工程で用いられる絶縁膜用塗料の粘度より低い粘度に調整された絶縁膜用塗料を塗布する第1塗布工程と、
前記第1塗布工程で形成された前記ビア位置以外における塗膜の厚みのバラツキを解消する為に、前記第1塗布工程で形成された塗膜の上に、前記第1塗布工程で用いられた絶縁膜用塗料の粘度より高い粘度に調整された該第1塗布工程で形成された塗膜と同系組成の塗膜を構成する絶縁膜塗料を更に塗布する第2塗布工程
とを具備する。 (もっと読む)


【課題】低誘電率で、かつ、優れた耐ストレス性と優れた耐クラック性とを有する半導体装置用絶縁膜を得ることができる絶縁膜形成用組成物、その絶縁膜形成用組成物から得られる半導体装置用絶縁膜および、その半導体装置用絶縁膜を利用して得られる高品質で信頼性の高い半導体装置を歩留まりよく提供する。
【解決手段】 本絶縁膜形成用組成物は、実質的に炭素とケイ素と水素とのみからなる鎖部分を主鎖とし、かつ、主鎖以外の部分に窒素を含有するポリマーを含んでなる。ポリマー中に、窒素が、式1で表される構造要素として存在することが好ましい。
【化17】
(もっと読む)


【課題】
層間絶縁膜に用いる低誘電率膜の機械的強度を増加する。
【解決手段】
半導体装置の製造方法は、(a)複数の半導体素子を形成した半導体基板上方に下層絶縁膜を塗布する工程と、(b)前記下層絶縁膜を処理して機械的強度を増加させる工程と、(c)前記下層絶縁膜上方に、上層絶縁膜を塗布する工程と、(d)前記上層絶縁膜中に配線パターン、前記下層絶縁膜中にビア導電体を有する埋め込み配線を形成する工程と、を含む。機械的強度を増加させる処理は、紫外線照射、水素プラズマ処理を含む。 (もっと読む)


【課題】 埋込配線の形成方法に関し、信頼性が高く且つ抵抗上昇が発生しない歩留りの高い埋込多層配線を提供する。
【解決手段】 配線溝孔3に埋め込んだ導電体層を研磨して埋込配線4を研磨したのち、気体状態の有機系ガス5により前記埋込配線4の露出部表面の清浄化・熱処理を行う。 (もっと読む)


【課題】ボンディングパッド部のパッド剥がれを抑制した半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、層間絶縁膜8上にバリアメタル層14を形成する工程と、パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、前記除去する工程により露出した層間絶縁膜8及び前記バリアメタル層14の上に第2のAl合金膜15を形成する工程と、第2のAl合金膜及び前記バリアメタル層をパターニングすることにより、前記層間絶縁膜上にボンディングパッド部17aを形成する工程と、前記ボンディングパッド部及び前記層間絶縁膜の上にパッシベーション膜18を形成する工程と、前記パッシベーション膜に、前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、を具備する。 (もっと読む)


【課題】 ボンディング工程で印加される超音波振動によって表面電極が剥離することが無い半導体装置を提供する。
【解決手段】 半導体基板10の表面に層間膜4が形成され、前記層間膜4を貫通し前記半導体基板10の表面又は内部に至るコンタクトホール11内にバリアメタル3を介して埋め込まれたコンタクト電極2を有し、前記コンタクト電極2の上部で表面電極1と接続された半導体装置において、前記層間膜4の表面に凹部12が形成され、前記凹部12内で前記層間膜4と前記表面電極1が直接接している。 (もっと読む)


【課題】低減された誘電率を有する誘電体、およびその製造方法を提供する。
【解決手段】第1の態様では、低減された誘電率を有する誘電体を製造する第1の方法を提供する。第1の方法は、(1)基板上のトレンチを含む誘電体層を形成するステップと、(2)誘電体の実効誘電率を減少させるために、トレンチの側壁および底部のうちの少なくとも一方に沿って、誘電体層内に複数の空隙を形成することにより、誘電体層内にクラッディング領域を形成するステップとを含む。他の多数の態様を提供する。 (もっと読む)


【課題】 二重露光を用いて微細化を図れる半導体装置の製造方法を提供すること。
【解決手段】 第1のパターンを含むメモリセル領域と、第2のパターンを含む周辺回路領域を備えた半導体装置を製造する際に、メモリセル領域と周辺回路領域を含む基板の領域上にレジスト膜を形成し、メモリセル領域上のレジスト膜中に第1のパターンに対応した潜像を形成するための第1の露光と、周辺回路領域上のレジスト膜中に第2のパターンに対応した潜像を形成するための第2の露光を含む多重露光により、レジスト膜を露光する際に、レジスト膜上における第1の露光と第2の露光の境界領域12を、ガードリング5,7間の素子分離領域10’上に設定し、レジスト膜を現像してレジストパターンを形成し、レジストパターンをマスクにして被加工基板をエッチングする。 (もっと読む)


【課題】相変化メモリ装置のメモリセル部における、相変化領域の上側ならびに下側の金属からの放熱を共に抑制し、熱効率の低下を最小限化して、大規模な相変化メモリ装置の量産を可能とすること。
【解決手段】相変化層の下側のコンタクトプラグからの放熱は、異種材料コンタクトプラグ104を採用して抑制する。すなわち、第2の導電材料に比べて比抵抗が大きい(逆に、熱伝導率は小さい)第1の導電材料からなる第1の導電材料プラグ106にヒータ電極110を接続することによって、放熱を抑制する。相変化層の上側の電極からの放熱は、引き出し電極116を用いた、相変化領域(ヒータ電極110の上面112の近傍)の直上に電極を設けない電極構造の採用によって抑制する。 (もっと読む)


【課題】不揮発性記憶素子は同一ホール内に多層膜を埋め込むので微細化や高速化が難しい。また、多層膜の埋め込みに特化したプロセスやプロセス条件が必要となる。
【解決手段】半導体プロセスと親和性のあるプロセスを用いて、層間絶縁膜23と層間絶縁膜25のそれぞれを貫通したコンタクトホール内に下部電極27と上部電極28を形成し、可変抵抗膜24を上記両電極で挟み込むことで記憶部29を形成する。この記憶部29は低誘電率の層間絶縁膜で周りを取り囲まれている。さらに、本発明のクロスポイント型の不揮発性記憶素子20は、素子構造上CMOSプロセス等との親和性もよいので、集積化と高速化に適している。 (もっと読む)


【課題】下地基板を使わずに、プリント基板等へのダイレクトな接続をすることができる、チップオンチップ構造の半導体装置を実現する。
【解決手段】半導体素子1と、半導体素子1の表面に接合された半導体チップ21とによりチップオンチップ構造が形成されている。半導体素子1の表面における半導体チップ21が接合される領域外には、バンプ電極6が配置されている。このバンプ電極6は、半導体素子1の貫通孔1aを貫通するバンプ金属8と配線7を介して接続されている。 (もっと読む)


【課題】銅膜の表面にマンガン化合物膜を残すことにより、歩留まりおよび配線信頼性の向上を図ることができる半導体装置の製造方法を提供する。
【解決手段】本実施形態に係る半導体装置の製造方法は、基板1上に層間絶縁膜4を形成する工程と、層間絶縁膜4に開口部4a,4bを形成する工程と、開口部4a,4bの内壁を被覆する第1マンガン含有銅膜を形成する工程と、層間絶縁膜4の表面に、マンガン化合物膜8を形成する第1アニール処理を行う工程と、マンガン化合物膜8上であって、開口部4a,4bの内壁を被覆する第2マンガン含有銅膜6−2を形成する工程と、開口部4a,4bを埋め込む銅膜7−2を形成する工程と、層間絶縁膜4上に形成された銅膜7−2を除去する工程と、銅膜7−2と層間絶縁膜4の界面および銅膜7−2の表面に、マンガン化合物膜8,10を形成する第2アニール処理を行う工程とを有する。 (もっと読む)


【課題】化学増幅型レジストの反応阻害物質によるレジストポイゾニングの発生を抑え、信頼性が高い配線構造を有する半導体装置を実現できるようにする。
【解決手段】半導体装置の製造方法は、基板の上に第1の絶縁膜21を堆積する工程と、第1の絶縁膜21に溝部を形成した後、形成した溝部に導電性材料を埋め込むことにより第1の配線22を形成する工程と、第1の絶縁膜21の上に第2の絶縁膜23を形成する工程と、第2の絶縁膜23に対して加熱状態で紫外線を照射する工程と、第2の絶縁膜23の上に第3の絶縁膜25を形成する工程と、第3の絶縁膜25の上にレジストパターン31を形成する工程とを備えている。 (もっと読む)


【課題】絶縁膜の誘電率を上昇させるダメージを受けた領域の除去量を適正化することで除去領域への絶縁膜の埋め込み性を改善するとともに配線間の絶縁膜の低誘電率化を図って、配線信頼性の向上を図る。
【解決手段】基板上に第1絶縁膜11を形成した後に前記第1絶縁膜11に対して選択的にエッチングされる犠牲膜12を形成する工程と、前記犠牲膜12と前記第1絶縁膜11に凹部(第1配線溝13)を形成する工程と、前記第1配線溝13内にバリア膜14を介して導電体(第1配線16)を形成する工程と、前記犠牲膜12を前記第1絶縁膜11に対して選択的にエッチングして除去する工程と、前記犠牲膜の除去領域17を埋め込むように前記第1絶縁膜11上に第2絶縁膜18を形成する工程とを有することを特徴とする。 (もっと読む)


【課題】低誘電率絶縁膜を用いた多層配線構造の配線の特性を向上する。
【解決手段】まず、フォトレジスト膜25cをマスクとしてストッパ絶縁膜21c/低誘電率絶縁膜22c/キャップ絶縁膜23cからなる積層絶縁膜24c中のストッパ絶縁膜21cを含めた状態までドライエッチングすることによって、積層絶縁膜24cに配線溝32を形成する。次いで、還元性プラズマ処理によって、フォトレジスト膜25cを除去した後、配線溝32に配線を形成する。 (もっと読む)


【課題】従来技術にかかる構造、および製造プロセスの欠点を回避するキャパシタ構造と、その製造方法を提供する。
【解決手段】半導体ウェハの基板上に形成された食刻相互接続構造(damascene)を有する半導体デバイスで使用される本発明のキャパシタは、食刻相互接続構造の一部を含む第1キャパシタ電極164と、食刻相互接続構造の上に形成され、パッシベーション層として機能する絶縁層166と、絶縁層の少なくとも一部の上に形成された導電層を含む第2キャパシタ電極168とを有する。 (もっと読む)


【課題】多層配線、半導体装置等に好適に用いられ、露光光、例えば紫外線の吸収性が高い露光光遮蔽膜形成用材料等の提供。
【解決手段】露光光遮蔽膜形成用材料は、構造式(1)で表されるシリコン化合物及び構造式(2)で表されるシリコン化合物のいずれかを含んでなり、R及びRのいずれかが露光光を吸収可能な置換基で置換されている。




(R、R及びRは水素原子並びにアルキル基、アルケニル基、シクロアルキル基及びアリール基のいずれかを表す。nは2以上の整数を表す。) (もっと読む)


【課題】Cu層と絶縁膜の界面に自己形成反応により、Mnを含む拡散バリア膜を形成する際に、Cu層中に残留したMnの濃度を低減し、比抵抗を低減する。
【解決手段】拡散バリア膜を形成する自己形成反応の際に、Cu層表面を、Mnと反応して気相反応生成物を形成する雰囲気に曝露する。 (もっと読む)


1,941 - 1,960 / 2,805