【課題】ウエハ等の基板に設けられた縦孔内に、脱落、抜け等を生じることなく、完全充填された縦導体充填構造を提供すること。
【解決手段】基板１の厚み方向に設けられた縦孔３内に縦導体５を充填した縦導体充填構造であって、孔開口端が内側に突出する凸縁３１となっており、凸縁３１−３１間で見た孔径Ｄ１が、孔内壁面３−３間で見た内径Ｄ２よりも小さい。 （もっと読む）

【課題】新規な構造のコンタクトプラグを有する半導体装置を提供する。
【解決手段】
半導体装置は、半導体基板と、半導体基板に形成され、ソース／ドレイン領域及びゲート電極を有するトランジスタと、トランジスタのソース／ドレイン領域及びゲート電極を覆う絶縁膜と、絶縁膜中に形成され、トランジスタのソース／ドレイン領域またはゲート電極に接されるコンタクトプラグとを有し、コンタクトプラグは、絶縁膜の厚さ方向に延在しトランジスタのソース／ドレイン領域またはゲート電極に接触する柱部と、柱部の上部から絶縁膜の表面と平行な方向に張り出し上面が平坦化された鍔部とを有する。 （もっと読む）

【課題】深孔相互間の距離を狭くする事ができ、深孔を微細化しても周囲の配線基板から及ぼされる応力の増加が防止でき、信頼性が保たれ、プロセス全体を低コストできる配線基板とその製造方法を提供する。
【解決手段】基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも２以上の電極が電気的に並列に接続されている配線基板の製造方法であって、それらの２以上の孔を形成する場合に、それらの２以上の孔を含む領域より大きいサイズのマスクパターンを利用してそれらの２以上の孔を陽極酸化法を含む自己組織的穴明けプロセスにより所定の深さ以上の孔を形成した後に裏面から基体を削って、孔を裏面に露出させて貫通孔とする事を特徴とする配線基板の製造方法。 （もっと読む）

【課題】多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題
とする。また、開口径の比較的大きいコンタクトホールに液滴吐出技術やナノインプリン
ト技術を用いた場合、開口の形状に沿った配線となり、開口の部分は他の箇所より凹む形
状となりやすかった。
【解決手段】高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶
縁膜に照射して貫通した開口を形成する。大きな接触面積を有する１つの開口を形成する
のではなく、微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太
さを均一にし、且つ、接触抵抗も確保する。 （もっと読む）

【課題】マスクの枚数を増やすことなく、ストレージキャパシタの電極間から半導体パターンを除去して高画質化を実現させる表示装置及びその製造方法を提供する。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。 （もっと読む）

【課題】より小さな径の基板貫通ヴィアが形成できるようにする。
【解決手段】基板１０１の回路が形成されている主表面１０１ａ側から所望の孔径の範囲で形成可能な深さに形成された第１孔部１０２と、基板１０１の裏面側から形成されて第１孔部１０２に接続する第２孔部１０３と、第１孔部１０２の内部に形成された第１孔部配線１０４と、第１孔部配線１０４に接続して基板１０１の主表面１０１ａ側に形成された表面配線層１０５と、第２孔部１０３の内部に第１孔部配線１０４に接続して形成された第２孔部配線１０６と、第２孔部配線１０６に接続して基板１０１の裏面側に形成された裏面配線層１０７とを備える。 （もっと読む）

【課題】貫通配線基板の両面に実装するデバイスの電極配置が多様で且つ高密度である小型のデバイスであっても、実装するデバイス間の電極を自由度高く電気的に接続することが可能な貫通配線基板及びその製造方法の提供。
【解決手段】第１面１と第２面２とを有する基板と；第１面及び第２面の間を貫通する貫通孔内に、導電性物質を充填又は成膜して形成された複数の貫通配線１２ａ，１２ｂと；を備え、貫通配線同士は、互いに離間し、且つ基板の平面視において、重なり部分を少なくとも１つ備え、基板の第１面側又は第２面側からレーザー照射して、貫通孔を形成する領域を改質する工程Ａと；前記改質された領域を除去して、貫通孔を形成する工程Ｂと；を含み、工程Ａにおいて、複数の貫通孔形成領域のうち、レーザーの入射面から遠い方の重なり部分をレーザー照射した後に、レーザーの入射面から近い方の重なり部分をレーザー照射する貫通配線基板の製造方法。 （もっと読む）

【課題】コンタクトホールを、生産性良く、低コストで、且つ信頼性良く製造する配線基板の製造方法を提供する。
【解決手段】基板１に第１電極３及び第２電極７が形成される。第１電極３及び第２電極７を連通するように形成された微細穴の側壁部及び底部に、導電膜９を形成してコンタクトホール２を形成する。この配線基板１００の製造する際に、微細穴を形成する微細穴形成工程において、微細穴の側壁部の開口端側に相対的に浅い溝からなる第１溝領域４が形成され、微細穴の側壁部の底部側に相対的に深い溝からなる第２溝領域５が形成される。このように区分けした溝領域４，５のうち、第２溝領域５に導電性材料を含有する液体を付与して、導電膜９を形成する。 （もっと読む）

【課題】半導体装置の性能を向上させる。また、半導体装置の信頼性を確保する。また、半導体装置のチップサイズの縮小を図る。特に、ＳＯＩ基板上に形成されたＭＯＳＦＥＴを有する半導体装置の信頼性を損なわずにゲート電極の下部のウエルの電位を制御し、寄生容量の発生を防ぐ。また、ＭＯＳＦＥＴにおける欠陥の発生を防ぐ。
【解決手段】ゲート電極配線３に形成された孔部２７内を通るウエルコンタクトプラグ８により、ゲート電極２の下部のウエルの電位を制御することで寄生容量の発生を防ぐ。また、ゲート電極２に沿って素子分離領域４を延在させることで、ゲッタリング効果によりゲート絶縁膜における欠陥の発生を防ぐ。 （もっと読む）

【課題】シェアードコンタクトを備えた半導体装置において、コンタクトホールの開口不良やコンタクト抵抗の増大を防止しつつ、接合リーク電流の発生に起因する歩留まりの低下を防止する。
【解決手段】半導体基板１００におけるゲート電極１０３の両側にソース／ドレイン領域１０６が形成されている。シェアードコンタクトは、ソース／ドレイン領域１０６とは接続し且つゲート電極１０３とは接続しない下層コンタクト１１３と、下層コンタクト１１３及びゲート電極１０３の双方に接続する上層コンタクト１１８とを有する。 （もっと読む）

【課題】精度良く形成された小型化された電極を備えた電極構造体及びその製造方法、並びに半導体装置を提供する。
【解決手段】第１の層間絶縁膜１３に、第１の方向に延在する複数の第１の溝１６を形成し、第１の溝１６の対向する２つの側面及び底面を覆うように第１の導電膜３２を形成し、第１の導電膜３２が形成された複数の第１の溝１６を第１の絶縁膜１９で充填し、第１の層間絶縁膜１３、第１の絶縁膜１９、及び第１の導電膜３２の上面に、第２の方向に延在する複数の開口部を有したハードマスク層３３を形成し、異方性エッチング法により、複数の開口部から露出された部分の第１の絶縁膜１９及び第１の導電膜３２を除去することで、第１の溝１６に第１の導電膜３２よりなる電極を形成すると共に、第１の層間絶縁膜１３に第１の溝１６と交差する第２の溝１７を複数形成し、ハードマスク層３３を除去した後、第２の溝１７を第２の絶縁膜２１で充填する。 （もっと読む）

【課題】半導体装置の微細化に対処しうる、製造が容易で安価な低コンタクト抵抗の半導体装置およびその製造方法を得る。
【解決手段】Ｓｉ基板(１)上の不純物領域(７)を覆うように層間絶縁膜(８)が形成され、その層間絶縁膜（８）には、層間絶縁膜（８）を貫通して不純物領域（７）を掘り込むようにコンタクトホール（９）が形成されている。コンタクトホール（９）内には、金属膜（１０）、バリア層（１１）、金属シリサイド（１２）およびソース、ドレイン配線（１４）が形成されている。ソース、ドレイン配線（１４）は、タングステンから形成されている。 （もっと読む）

マスク層の下にアンダーカット形状を形成するエッチングプロセスによって基板にビアが形成される。ビアはコンフォーマルな絶縁層で覆われ、この構造にエッチングプロセスを実施して水平面から絶縁層を取り除くと共にビアの垂直な側壁の絶縁層を残す。ビアの上部領域はエッチバックプロセスの際、アンダーカットハードマスクによって保護される。
（もっと読む）

【課題】積層された複数の半導体チップ間で貫通電極切替情報を共有する。
【解決手段】複数の半導体チップ間でデータ転送を行うための複数の貫通電極を互いに共有した積層型半導体装置であって、複数の半導体チップに含まれる第１の半導体チップＩＦは、複数の貫通電極のうちデータ転送を行う貫通電極を指定する貫通電極切替情報ＳＷを保持し、複数の半導体チップに含まれる第２の半導体チップＣＣ０〜ＣＣ７に貫通電極切替情報ＳＷを転送する。本発明によれば、貫通電極切替情報ＳＷが第１の半導体チップＩＦから第２の半導体チップＣＣ０〜ＣＣ７に転送されることから、第２の半導体チップには貫通電極切替情報ＳＷを不揮発的に記憶する回路を設ける必要がない。これにより、第２の半導体チップのチップ面積を縮小することが可能となる。 （もっと読む）

【課題】ビアホールのアスペクト比が高くなればなるほど、バリアメタルのカバレッジが悪くなる。つまり、ビアホールの直径に対して深さが深ければ深いほど、ビアホールのボトム部に形成されるバリアメタルが不十分になり易い。その結果、ビアホール底部のアルミ層やチタン膜において、高抵抗化が起きる。また、ビアホール底端においては、電界が集中し、ＥＭ（ＥｌｅｃｔｒｏＭｉｇｒａｔｉｏｎ）によって劣化し、品質や寿命の低下が起きる。
【解決手段】ビアホールの開口後、２度のエッチングによってボトム部およびトップ部の形状をラウンド化する。その結果、ビアホールの低抵抗化および品質や寿命の向上が得られる。 （もっと読む）

【課題】汎用性が高く、低コストで省資源である方法を採用し、実用性に富み、任意の場所、任意の形状に金属又は半導体を二次元的又は三次元的に形成できる半導体素子及びその製造装置を提供する。
【解決手段】炭素材料と金属酸化物材料又は半導体酸化物材料とを有する還元反応構造１Ａを持つ層構造３０Ａを準備し、還元反応構造１Ａに対して局所的にエネルギーを集中することが可能で、かつ還元反応構造１Ａに対して２次元的又は３次元的に走査することが可能な熱源を用い、この熱源によって酸化還元反応が起こる温度以上に還元反応構造１Ａの一部を走査しつつ選択的に加熱して、炭素材料により金属酸化物材料又は半導体酸化物材料をそれぞれ金属又は半導体に還元し、所望の形状の金属領域又は半導体領域（金属層又は半導体層３Ａ）を形成することによって製造されることを特徴とする半導体素子４０Ａとすることにより上記課題を解決する。 （もっと読む）

【課題】第１領域におけるライナー膜の膜厚と、第２領域におけるライナー膜の膜厚とが互いに異なる半導体装置において、コンタクトホールの形成時に、活性領域及び素子分離領域に削れが形成されることを防止する。
【解決手段】ゲート構造体Ｇｂが密に配置された第１領域におけるライナー膜２２ｂ及び層間絶縁膜２３に、互いに隣接するゲート構造体同士の間の領域を開口して、底部に第１の膜厚を有するライナー膜が残存する第１のコンタクトホール２８ｒを形成する。次に、ゲート構造体が疎に配置された第２領域におけるライナー膜及び層間絶縁膜に、互いに隣接するゲート構造体同士の間の領域を開口して、底部に第２の膜厚を有するライナー膜が残存する第２のコンタクトホール３４ｒを形成する。次に、第１のコンタクトホールの底部に残存するライナー膜、及び第２のコンタクトホールの底部に残存するライナー膜を除去する。第１の膜厚と第２の膜厚とは、同等である。 （もっと読む）

【課題】柱状構造体の形成の際のリソグラフィの合わせずれの許容度を拡大し、デバイス特性の劣化を抑制する半導体装置及びその製造方法を提供する。
【解決手段】第１層と、前記第１層の主面の上に設けられた第２層と、前記主面を貫通し、前記第１層と前記第２層とに延在する導電性の柱状構造体と、前記主面の前記第２層の側において前記柱状構造体の側壁に付設された側部と、を備えたことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】基板に発生する応力を低減できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体素子が形成される素子領域を有する基板と、素子領域の隣接部分の基板に形成されるビアホールと、ビアホール内に絶縁層を介して設けられる導通部と、基板と絶縁層との間に設けられる緩衝層とを備え、緩衝層は、基板の熱膨張係数と緩衝層の熱膨張係数との差が、基板の熱膨張係数と絶縁層の熱膨張係数との差より小さい材料から形成される。 （もっと読む）

【課題】異方性導電材料により貫通孔内電極の導通部分を形成することにより、信頼性の高い半導体パッケージを提供する。
【解決手段】半導体基板１に形成した貫通孔２の内部を異方性導電材料１２により充填し、貫通孔２の上部で半導体基板１に設けられた配線層５と異方性導電材料１２とを接続し、貫通孔２の下部に導電部材８の一部を挿入して、該導電部材８と異方性導電材料１２とを接続することにより配線層５と導電部材８とを電気的に接続する。これにより貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に設けることができる。 （もっと読む）