【課題】コンタクトプラグの形成のための平坦化工程で障壁層が損傷することを防止することができる半導体素子及びその製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、半導体基板上に複数の導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成し、絶縁膜を部分的に除去して基板の一部を露出する開口を形成する。その後、開口の下部側壁及び底面に沿って形成された残留金属膜と開口の上部側壁及び残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する。障壁層を含む開口を埋め立てて金属プラグを形成する。 （もっと読む）

【課題】Ｍｎ含有膜やＣｕＭｎ含有合金膜等を、ＣＶＤ等の熱処理によって形成することにより、微細な凹部でも、高いステップカバレッジで埋め込むことができ、しかも、同一の処理装置で連続的な処理を行うようにして装置コストを大幅に低減化することができる成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器１４内で、遷移金属を含む遷移金属含有原料ガスと酸素含有ガスとにより被処理体Ｗの表面に、熱処理により薄膜を形成する。これにより、例えばＭｎ含有膜やＣｕＭｎ含有合金膜等を、ＣＶＤ等の熱処理によって形成する際に、微細な凹部でも、高いステップカバレッジで埋め込むことが可能となる。 （もっと読む）

【課題】基板のステップカバレージを均一にし、金属層を平坦にする方法を提供し、サブハーフミクロンの適用分野において連続してボイドのない接点またはバイアを形成することを目的とする。
【解決手段】本発明の１つの態様において、耐熱性層が、高アスペクト比の接点またはバイアを有する基板上に堆積される。ＣＶＤによる金属層が、低温で耐熱性層上に堆積され、ＰＶＤ金属に対して共形のウェッティング層を提供する。次に、ＰＶＤ金属が、前に形成されたＣＶＤ金属層上に、その金属の溶融点より低い温度で堆積される。結果として生じるＣＶＤ／ＰＶＤ金属層は、実質的にボイドのないものである。金属被覆法は、統合された処理システムで実施されるのが好ましく、そのシステムは、ＰＶＤおよびＣＶＤ処理チャンバの両方を含み、基板が真空環境に入ると、バイアおよび接点の金属被覆が、ＣＶＤによるＡｌ層上に酸化物層を形成することなく行うことができる。 （もっと読む）

【課題】本発明は半導体ウエハ等の被処理体に形成された凹凸部内にタングステン膜を形成するタングステン膜の形成方法に関し、Ｓｉ基板上に形成された凹凸内に良好にタングステンの埋めこみを行うことを課題とする。
【解決手段】処理容器５０内にＭＯ−ＴｉＮ膜からなるバリア膜３が形成されたＳｉ基板Ｗを載置する工程と、処理容器５０にＷＦ_６ガスとＳｉＨ_４ガスとを交互に繰り返して供給する繰り返し工程を含み、前記バリア膜３上に第一のタングステン膜５を形成する工程と、処理容器５０にＷＦ_６ガスとＨ_２ガスとを同時に供給し、第一のタングステン膜５上に第二のタングステン膜６を形成する工程とを含むタングステン膜の形成方法であって、前記繰り返し工程では、Ｓｉ基板Ｗの温度を１５０℃以上３５０℃以下に維持すると共に、前記ＷＦ_６ガスの供給量を１３３Pa sec以上１０ｋPa sec以下とし、ＷＦ_６ガスのバリア膜３上への吸着量を飽和させる。 （もっと読む）

【課題】電気抵抗が低く、下部導電体と上部導電体間の拡散を防止する、拡散バリアフィルムの形成方法を提供する。
【解決手段】下部導電体１０２を含む基板１００上に層間絶縁膜１０４を形成する。これに形成された開口部１０６に補助拡散バリア膜１０８を形成する。この上に拡散バリアフィルム１２０を形成する。この膜は、金属有機化学気相蒸着法による金属窒化物で形成され、部分的にプラズマ処理される。この結果、プラズマ処理された層とプラズマ処理されない層の積層膜となる。これにより、拡散バリアフィルムの比抵抗を減少させると共に、優れたバリア特性を有することができる。さらにこの上に粘着金属層１２２、第１アルミニウム膜１３０、第２アルミニウム膜１３２を形成する。これらの膜をパターンニングして上部導電体とプラグとする。 （もっと読む）

【課題】特性異常の発生を低減することのできるリセスチャネル構造を有するトランジスタを含む半導体装置およびその製造方法を提供すること。
【解決手段】半導体シリコン基板の活性領域に設けられた第一のリセスおよび素子分離領域に設けられた第二のリセスと、リセスチャネル構造を有するトランジスタと、を少なくとも有する半導体装置であって、
前記トランジスタは、前記第一のリセス内部に設けられたゲート電極を有し、
前記ゲート電極は、前記第一のリセス内部に設けられた部分に加えて、前記第二のリセス内部に設けられた部分を有し、
前記第一のリセス内部に設けられた前記ゲート電極の部分と、前記第二のリセス内部に設けられた前記ゲート電極の部分とは、前記活性領域と前記素子分離領域との境界面と同一の面で互いに電気的に接続されていることを特徴とする半導体装置およびその製造方法。 （もっと読む）

【課題】金属膜を吸着および分解プロセスの繰り返しにより、効率よく成膜する。
【解決手段】成膜方法は、被処理基板表面に金属元素のカルボニル原料を気相分子の形で、前記気相分子の分解を抑制する気相成分と共に、前記気相成分の分圧を、前記カルボニル気相原料分子の分解が抑制される第１の分圧に設定して供給する第１の工程と、前記被処理基板表面において前記気相成分の分圧を、前記カルボニル原料の分解が生じる第２の分圧に変化させ、前記被処理基板表面に前記金属元素を堆積させる第２の工程と、よりなることを特徴とする。 （もっと読む）

【課題】 リーク電流の発生や熱アニールによる膜の縮小が抑制された、低誘電率で安定な層間絶縁膜を提供することにある。
【解決手段】 層間絶縁膜は、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層してなり、かつ前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有する。 （もっと読む）

本発明の種々の実施形態は、非単結晶基板上にナノ構造物を形成する方法、並びにその結果得られるナノ構造物及びナノスケール機能デバイスに関する。本発明の一実施形態では、ナノ構造物を形成する方法は、金属層（１００）及びシリコン層（１０４）を含む多層構造物（１０６）を形成することを含む。多層構造物（１０６）は、熱工程にかけられ、それにより金属シリサイド晶子（１１０）が形成される。金属シリサイド晶子（１１０）上にはナノ構造物（１１４）が成長される。本発明の別の実施形態では、構造物は、非単結晶基板（１０２）及び非単結晶基板（１０２）上に形成された層（１０８）を含む。層（１０８）は、金属シリサイド晶子（１１０）を含む。金属シリサイド晶子（１１０）上にいくつかのナノ構造物（１１４）が形成されてもよい。開示の構造物は、電子デバイス及び／又は光電子デバイスで使用されるいくつかの異なるタイプの機能デバイスを形成するために使用することができる。
（もっと読む）

【課題】多孔質低誘電率層を形成する方法が、記載されている。
【解決手段】ＣＶＤプロセスは、基板に導入され、ここで、枠体前駆体及びポロゲン前駆体は供給される。枠体前駆体の供給の終了期間において、ＣＶＤプロセスの生成物の密度と否定的に相関している少なくとも一つの堆積パラメータの値は、減少する。 （もっと読む）

【課題】半導体デバイスでＣｕ配線を用いる場合に、拡散バリア用下地膜とＣｕ配線膜との密着性を、簡易な構成と簡略な工程で向上させることができ、製作コストの低下と生産効率の向上を実現できるＣｕ配線膜形成方法を提供する。
【解決手段】拡散バリア用ＴｉＮ膜を下地膜として成膜し、この下地膜の上にＣｕ配線膜を成膜する方法であって、前記下地膜の成膜工程とＣｕ配線膜の成膜工程の間に、下地膜の成膜工程後大気にさらすことなく真空一貫の状態で前記下地膜を２００℃以上の温度で加熱するアニール工程を設ける。このアニール工程ではアンモニア単体またはアンモニアガスを含むガスを用い、該アニール工程の後、前記Ｃｕ膜をＣＶＤ法により成膜することで、前記下地膜とその後の成膜で堆積する上層のＣｕ膜との密着性を高くすることができる。アニール工程は、下地膜の成膜を行うチャンバと同じチャンバで実施することもできる。 （もっと読む）

【課題】信頼性の高いＢＧＡを有する半導体装置を提供する。
【解決手段】第１の主面上にパッド電極５３を形成された半導体基板の第２の主面から前記パッド電極５３に到達するビアホールＶＨを形成する工程と、前記ビアホールＶＨ内を含む前記半導体基板の第２の主面上に絶縁膜を形成する工程と、前記絶縁膜上に緩衝層６０を形成する工程と、前記ビアホールＶＨの底部の絶縁膜をエッチング除去する工程と、前記ビアホールＶＨを通して、前記パッド電極５３と電気的に接続され、かつ前記ビアホールＶＨから前記緩衝層６０上に延びる配線層６４を形成する工程と、前記配線層６４上に導電端子６６を形成する工程と、前記半導体基板を複数の半導体チップ５１Ａに分割する工程と、を具備することを特徴とする。 （もっと読む）

【課題】原料として有機酸銅を用いることにより、微細な凹部を埋め込みつつ銅の薄膜を膜厚の制御性良く、しかも高い成膜レートで堆積させることができる成膜装置を提供する。
【解決手段】被処理体Ｗの表面に薄膜を形成する成膜装置２０において、排気可能になされた処理容器２２と、被処理体を載置するための載置台２４と、被処理体を加熱するための加熱手段２６と、処理容器に設けられて、処理容器内へガスを導入するためのガス導入部５６と、ガス導入部へ気体の有機酸銅を供給する原料ガス供給手段６８と、装置全体の動作を制御する装置制御部１００とを備え、被処理体の表面に薄膜として銅膜を形成する。 （もっと読む）

【課題】キャパシタ構造への水分・水素の浸入を可及的に防止するも、面内膜厚分布が極めて低く極めて優れた表面平坦性を有する層間絶縁膜を形成し、誘電体特性への影響やコンタクト抵抗のバラツキ等を抑えた信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】極低水分含有量のシリコン酸化膜である第１の絶縁膜３と、第１の絶縁膜３よりも水分含有量の多い、従って面内膜厚分布率の小さいシリコン酸化膜である第２の絶縁膜４との積層膜を形成し、これをＣＭＰにより研磨する。強誘電体キャパシタ構造２の直上には第２の絶縁膜４が残らず除去され、第１の絶縁膜３の表面がある程度露出するまで研磨する。このとき、第１の絶縁膜３における第１の部分の上面から第２の絶縁膜４の上面にかけて表面平坦化されてなり、第１の絶縁膜３と、第１の絶縁膜３の第２の部分上に残る第２の絶縁膜４とからなる層間絶縁膜１０が形成される。 （もっと読む）

【課題】ゲート電極を好適な仕事関数を有する導電材料から構成することができ、ゲート電極の構成材料と層間絶縁層のエッチング条件との関係を考慮する必要のない半導体装置を提供する。
【解決手段】ＮＭＩＳＦＥＴ及びＰＭＩＳＦＥＴを含む半導体装置であって、各ゲート電極32A,32Bは、層間絶縁層の下層部28Aに設けられたゲート電極形成用開口部に埋め込まれており、ＮＭＩＳＦＥＴのゲート電極32Aの少なくとも底面部と側面部は第１の導電材料33Aから構成されており、ＰＭＩＳＦＥＴのゲート電極32Bの少なくとも底面部と側面部は第１の導電材料とは異なる第２の導電材料33Bから構成されており、各ゲート電極32A,32Bの頂面上には、導電性を有する保護層35A,35Bが形成されており、各ゲート電極用コンタクトプラグ44A,44Bは、保護層35A,35Bを介して、各ゲート電極32A,32Bの頂面に接続されている。 （もっと読む）

【課題】強誘電体キャパシタが備えるキャパシタ誘電体膜の特性を向上させることが可能な半導体装置とその製造方法を提供すること。
【解決手段】第１導電膜２３の上に、少なくともゾル・ゲル法による成膜ステップを含む成膜方法により第１強誘電体膜２４ｂを形成する工程と、第１強誘電体膜２４ｂの上に、スパッタ法により第２強誘電体膜２４ｃを形成する工程と、第２強誘電体膜２４ｃの上に第２導電膜２５を形成する工程と、第１導電膜２３、第１、第２強誘電体膜２４ｂ、２４ｃ、及び第２導電膜２５をパターニングして、下部電極２３ａ、キャパシタ誘電体膜２４ａ、及び上部電極２５ａを備えたキャパシタQを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現できるようにする。
【解決手段】半導体装置の製造方法は、基板１０の上に窒化チタンを含む金属膜１２を形成する工程（ａ）と、金属膜１２の上に酸化膜１３を形成する工程（ｂ）と、酸化膜１３の上にレジストパターン１４を形成する工程（ｃ）と、レジストパターン１４をマスクとして金属膜１３を選択的にエッチングする工程（ｄ）と、工程（ｄ）よりも後に、レジストパターン１４を酸素プラズマにより除去する工程（ｅ）とを備えている。 （もっと読む）

【課題】強誘電体キャパシタが備えるキャパシタ誘電体膜の特性を向上させることが可能な半導体装置の製造方法を提供すること。
【解決手段】第１導電膜の上に、ゾル・ゲル法により強誘電体膜２４を形成する工程と、強誘電体膜２４上に第１導電性酸化金属膜２５ｄを形成する工程と、第１導電性金属酸化膜２５ｄに対して第１のアニールを行う工程と、第１導電性酸化金属膜２５ｄ上に第２導電性酸化金属膜２５ｅを形成する工程と、第１導電膜２３、強誘電体膜２４、及び第２導電膜２５をパターニングしてキャパシタを形成する工程とを有し、第１導電性酸化金属膜２５ｄを形成する工程において、スパッタガスにおける酸素流量比が増大することにより強誘電体膜２４の強誘電体特性が向上することを利用し、強誘電体特性を酸素流量比で調節する半導体装置の製造方法による。 （もっと読む）

【課題】王水を用いることなくニッケルプラチナ膜の未反応部分を選択的に除去しうるとともに、プラチナの残滓が半導体基板上に付着するのを防止しうる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０上に、ゲート電極１６と、ゲート電極１６の両側のシリコン基板１０内に形成されたソース／ドレイン拡散層２４とを有するＭＯＳトランジスタ２６を形成し、シリコン基板１０上に、ゲート電極１６及びソース／ドレイン拡散層２４を覆うようにＮｉＰｔ膜２８を形成し、熱処理を行うことにより、ＮｉＰｔ膜２８とソース／ドレイン拡散層２４の上部とを反応させ、ソース／ドレイン拡散層２４上に、Ｎｉ（Ｐｔ）Ｓｉ膜３４ａ、３４ｂを形成し、過酸化水素を含む７１℃以上の薬液を用いて、ＮｉＰｔ膜２８のうちの未反応の部分を選択的に除去するとともに、Ｎｉ（Ｐｔ）Ｓｉ膜３４ａ、３４ｂの表面に酸化膜を形成する。 （もっと読む）

【課題】シリサイド層の凝集を抑えることができ、コンタクト抵抗が低抵抗化され、断線の発生が抑制された半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０１上に形成されたゲート電極１０４および不純物拡散領域１０５と、ゲート電極１４および不純物拡散領域１０５の上に形成されたシリサイド層１０６と、シリサイド層１０６上に形成された第１のエッチングストップ膜１１０とを備えている。第１のエッチングストップ膜１１０は、シリサイド層１０６上に設けられた下層コンタクトプラグ１０９の側面を囲んで形成される。 （もっと読む）