説明

Fターム[5F033PP18]の内容

半導体集積回路装置の内部配線 (234,551) | 導電膜の成膜方法 (14,896) | PVD(物理的気相成長法) (5,261) | スパッタ (4,083) | 高温スパッタ、リフロースパッタ (56)

Fターム[5F033PP18]に分類される特許

1 - 20 / 56


【課題】高い歩留まりを実現できる半導体装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法は、基板11上の絶縁層13に形成された第1の凹部14および第1の凹部14よりも幅が狭い第2の凹部15に、基板11を銅が流動可能なリフロー温度に加熱した状態で、第1の銅膜21を形成する工程を備えている。また、前記半導体装置の製造方法は、第1の銅膜21上に、不純物濃度が第1の銅膜21よりも高い第2の銅膜22を、第1の銅膜21の形成時よりも流動性が小さい状態で形成する工程を備えている。 (もっと読む)


【課題】スパッタチャンバ内を汚染することなく、バリアメタルを形成することができる成膜装置を提供すること。
【解決手段】実施形態の成膜装置は、第1のプロセスチャンバと、第2のプロセスチャンバと、第3のプロセスチャンバと、を備えている。そして、第1のプロセスチャンバは、スパッタ処理を行うことにより、基板上に第1のバリアメタルを成膜する。また、前記第2のプロセスチャンバは、前記第1のバリアメタルが成膜された前記基板上に第1のガスを導入することにより、前記第1のバリアメタルの上層部を前記第1のガスによって表面処理し、これにより前記第1のバリアメタル上に第2のバリアメタルを形成する。さらに、前記第3のプロセスチャンバは、前記第2のバリアメタルが形成された前記基板にスパッタ処理を行うことにより、前記第2のバリアメタル上に第3のバリアメタルを成膜する。 (もっと読む)


【課題】コンタクトホール内に良好にAl膜が埋設されたコンタクトプラグを有する半導体装置を提供する。
【解決手段】半導体装置の製造方法は、基板の層間絶縁膜内にコンタクトホールを形成する工程と、基板を加熱した状態でコンタクトプラグを形成する工程を有する。コンタクトプラグを形成する工程では、スパッタ装置のチャンバー内のステージ上に、チャックを介して基板を保持し、チャックに印加するESC電圧を第一の電圧、第二の電圧、第三の電圧と、この順に3段階のステップ状に増加させる。チャンバー内のターゲットに対して第一のターゲット電力を印加してコンタクトホール内に第一のAl膜を成膜する。次に、チャンバー内のターゲットに対して第一のターゲット電力よりも高い第二のターゲット電力を印加して第一のAl膜上に第二のAl膜を成膜する。 (もっと読む)


【課題】微細なトレンチまたはホール等の凹部にボイドを発生させずに確実にCuを埋め込むことができ、かつ低抵抗のCu配線を形成すること。
【解決手段】ウエハWに形成されたトレンチ203を有する層間絶縁膜202において、トレンチ203の表面にバリア膜204を形成する工程と、バリア膜204の上にRu膜205を形成する工程と、Ru膜205の上に、加熱しつつ、PVDによりCuがマイグレーションするようにCu膜206を形成してトレンチ203を埋める工程とを有する。 (もっと読む)


【課題】高温で成膜される低融点金属の凝集を防止し、十分なバリア性及びぬれ性を有するバリア層を形成して、凹部に低融点金属を付け回り良く充填する。
【解決手段】電子部品の製造方法が、4Pa以上20Pa以下の圧力下で、被処理体306と接する電極301に第1のバイアス電力を印加し、プラズマ処理により被処理体306の上にTiNxからなる第1のバリア層404を成膜する手順と、4Pa以上20Pa以下の圧力下で、電極301に第1のバイアス電力よりも小さいイオン入射エネルギーを与える第2のバイアス電力を印加し、またはバイアス電力を印加しないで、プラズマ処理により第1のバリア層の上にTiNxからなる第2のバリア層405を成膜する手順と、第2のバリア層405の上に、Tiからなる第3のバリア層409を成膜する手順と、第3のバリア層409の上に低融点金属406を充填する手順と、を有する。 (もっと読む)


【課題】 ボイド等の発生を防止できるように凹部内に金属膜の成膜を施すことができる成膜方法である。
【解決手段】 処理容器22内でプラズマにより金属のターゲット76から金属イオンを発生させてバイアスにより引き込んで凹部4が形成されている被処理体に金属の薄膜を堆積させる成膜方法において、ターゲットから金属イオンを生成し、その金属イオンをバイアスにより引き込んで凹部内に下地膜90を形成する下地膜形成工程と、金属イオンを発生させない状態でバイアスにより希ガスをイオン化させると共に発生したイオンを引き込んで下地膜をエッチングするエッチング工程と、ターゲットをプラズマスパッタリングして金属イオンを生成し、その金属イオンをバイアス電力により引き込んで金属膜よりなる本膜92を堆積しつつ、その本膜を加熱リフローさせる成膜リフロー工程とを有する。 (もっと読む)


【課題】フォトリソグラフィ工程を行う際に、光が乱反射することを抑制することができる半導体装置の製造方法を提供する。
【解決手段】基板1上に下層配線構成膜2aを形成し、当該下層配線構成膜2aをパターニングして下層配線2を形成する工程と、基板1に下層配線2を覆う層間絶縁膜4を形成し、層間絶縁膜4にビアホールを形成する工程と、スパッタ法により層間絶縁膜4上に第1上層配線構成膜7aを形成する工程と、第1上層配線構成膜7aを形成する工程の温度より高い温度で、第1上層配線構成膜7aをリフローする工程と、リフローする工程より低い温度のスパッタ法により第1上層配線構成膜7a上に第2上層配線構成膜8aを形成する工程と、第2上層配線構成膜8a上に反射防止膜9を成膜する工程と、反射防止膜9上にレジストを形成する工程と、を含む工程を行う。 (もっと読む)


【課題】余分な工程を追加することなく、コンタクト抵抗の増加を抑制する半導体装置を提供する。
【解決手段】半導体装置の製造方法では、Cu配線上の第2層間絶縁膜内に設けたコンタクトホール内に第1のTi膜、TiN膜、第2のTi膜、第1のAl膜、及び第2のAl膜をこの順に形成する。第1のTi膜を成膜する際には、コンタクトホール底面上の第1の部分と第2層間絶縁膜上の第2の部分の膜厚の比(第1の部分)/(第2の部分)を0.05以下とする。また、第2のAl膜はアルミ・リフロー法を用いて形成し、この際に第2のTi膜及び第1のAl膜をアルミニウム・チタン合金膜とする。 (もっと読む)


【課題】バリアメタル層を有する半導体装置を製造するに際し、パーティクルの発生を抑制可能な製造方法、及びこの製造方法を用いる半導体装置の製造装置を提供する。
【解決手段】
2つの金属層の間に金属化合物層が挟まれてなるバリアメタル層を有する半導体装置を製造するに際し、チタン及びタンタルのいずれか一方の金属元素から構成されるターゲットを希ガスの雰囲気でスパッタして、複数の金属層を下地配線上に積層する過程において最下層となる第1金属層に酸化処理を施す。次いで、最下層となる第1金属層の表面に第1金属酸化物層を形成した後に、層間において構成元素が異なるように、一つ以上の金属層を含む下地の表面に対して酸化処理、窒化処理、及び酸窒化処理のいずれかの処理を施す。こうした処理より第2金属化合物層を形成する。上記金属化合物層は、金属酸化物層の他、金属窒化物層や金属酸窒化物層であってもよい。 (もっと読む)


【課題】従来から、チタン膜の結晶配向性は(002)、スパッタリングを行う成膜室の水素分圧に比例して、高まることが知られている。しかし水素ガスは危険性が高いため、ボンベから直接供給することが難しい。水をプラズマ分解して水素発生させる方法があったが、同時に発生する酸素がチタン膜の膜質を低下させるため、問題であった。
【解決手段】本発明の半導体装置の製造方法により、水をプラズマ分解して水素と酸素を発生させたのち、酸素を酸化膜生成用ガスと反応させて酸化物にすることで、成膜室から除去することができる。成膜室には水素のみが残留し、この状態でスパッタリングすることにより結晶配向性(002)の高いチタン膜が得られ、この上部に窒化チタン膜、第2のチタン膜、アルミニウムを連続して成膜することにより、エレクトロマイグレーション耐性の高いアルミニウムが得られる。 (もっと読む)


【課題】基板側から順に、Al合金膜と、当該Al合金膜と直接接続する薄膜トランジスタの酸化物半導体層と、を有し、TiやMoなどの高融点金属を省略してAl合金膜を酸化物半導体層と直接接続しても低コンタクト抵抗を実現できる新規な表示装置用Al合金膜を有する配線構造を提供する。
【解決手段】上記配線構造において、半導体層は酸化物半導体からなり、Al合金膜は、Niおよび/またはCoを含むものである。 (もっと読む)


【課題】有機ELディスプレイや液晶ディスプレイなどの表示装置において、半導体層と例えばソース電極やドレイン電極を構成するAl系膜とを安定して直接接続させることが可能であるとともに、ウェットプロセスで用いる電解質液中で、半導体層とAl系膜との間でガルバニック腐食が生じにくく、Al系膜の剥離を抑制することのできる配線構造を提供する。
【解決手段】基板1の上に、基板1側から順に、薄膜トランジスタの半導体層4と、半導体層4と直接接続するAl合金膜6と、を備えた配線構造であって、半導体層4は酸化物半導体からなり、Al合金膜6は、Niおよび/またはCoを含む。 (もっと読む)


【課題】単一のスパッタリングチャンバを用いて基板に形成された開口部内へのAl材料のコンタクト埋め込みを適切に行えるスパッタリング装置を提供する。
【解決手段】スパッタリング装置100は、Alからなるターゲット35Bおよび開口部が形成された基板34Bを格納可能なスパッタリングチャンバ30と、カソードユニット41およびアノードA間の放電によりプラズマを形成可能なプラズマガン40と、プラズマガン40から放出されたプラズマを磁界の作用によりシート状に変形可能な磁界発生手段24A、24Bと、を備える。シートプラズマ27は、スパッタリングチャンバ30内の基板34Bとターゲット35Bとの間を通過するように誘導され、シートプラズマ27中の荷電粒子によってターゲット35BからスパッタリングされたAl材料が基板34Bの開口部に堆積する際に、Al材料からなる堆積膜のカバレッジ性が、プラズマ放電電流IDおよび基板バイアス電圧VAに基づいて調整されている。 (もっと読む)


【課題】アスペクト比の高いホール内に、被覆性の良好な、コンタクト抵抗の低いバリア層を形成する半導体装置の製造方法を提供する。
【解決手段】タンタルまたはタンタルナイトライド等のライナー材料をホール内にスパッタ堆積する。ロングスロースパッタリング、自己イオン化プラズマ(SIP)スパッタリング、誘導結合プラズマ(ICP)再スパッタリング及びコイルスパッタリングを1つのチャンバ内で組み合わせたリアクタ150を使う。ロングスローSIPスパッタリングは、ホール被覆を促進する。ICP再スパッタリングは、ホール底部のライナー膜の厚さを低減して、第1のメタル層との接触抵抗を低減する。ICPコイルスパッタリングは、ICP再スパッタリングの間、再スパッタリングによる薄膜化は好ましくないホール開口部に隣接しているような領域上に、保護層を堆積する。 (もっと読む)


【課題】最新の0.15μmパワーMOSFETにおいては、微細化によるセル・ピッチの縮小のためトレンチ部(ソース・コンタクト用の溝)において、アルミニウム・ボイド(アルミニウム系電極内に形成されるボイド)が多発することが、本願発明者らによって明らかにされた。この欠陥の発生は、主にアスペクト比が前世代の0.84から一挙に2.8に上昇したことによると考えられる。
【解決手段】本願の一つの発明は、アスペクト比の大きい繰り返し溝等の凹部をアルミニウム系メタルで埋め込む際に、アルミニウム系メタル・シード膜の形成から埋め込みに至るまで、イオン化スパッタリングにより、実行するものである。 (もっと読む)


【目的】プロービング試験での導電パッド下に配置された金属配線上の絶縁膜のクラック発生を抑制することが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、導電パッドと、前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第1の絶縁膜と、前記導電パッドの下方に配置された第2の絶縁膜と、銅(Cu)を用いた配線を有し、前記第2の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅w(nm)と前記配線の被覆率R(%)とがある条件を満たすように配置された少なくとも1層の配線層と、を備えたことを特徴とする。 (もっと読む)


【課題】多層配線構造において、下層金属配線への接続用スルーホール内にボイドが発生することを防止する半導体装置の製造方法を提供する。
【解決手段】半導体基板上に金属配線3を形成し、全面に層間絶縁膜4を形成する。絶縁膜内にスルーホールを形成する。スパッタエッチングにより、スルーホール開口部に傾斜部を設け断面を大きくするとともに金属配線の表面の酸化Alを除去する。半導体基板を冷却し、基板温度20℃〜40℃で、スルーホールの内面を含む全面に第1のチタン膜6、窒化チタン膜7、第2のチタン膜8、第1のAl層9aを形成する。続いて基板を加熱して第2のAl層9bをリフローしながら形成した後、第3のAl層9cを形成する。 (もっと読む)


半導体デバイスの製造方法は、絶縁性層をアニーリングする工程と、金属元素を含んだ障壁層を前記絶縁性層上に形成する工程とを含んでいる。前記絶縁性層は、フッ化炭素(CFx)膜を含んでいる。前記障壁層は、前記アニーリング工程後に、高温スパッタリングプロセスによって形成される。
(もっと読む)


【課題】マルチチャンバーにおけるステージ温度の急激な低下を抑制することによって品質異常を抑制することのできるスパッタリング装置を提供する。
【解決手段】本発明に係るスパッタリング装置は、第1チャンバーと、第2チャンバーと、第3のチャンバーとを具備しており、第3のチャンバーにて処理待ち状態が所定時間経過した後(S5)、ダミー収容室内のダミー基板を第2チャンバー内にて、ダミー基板を加熱しながらダミー基板上に金属膜をスパッタリング成膜し、第2チャンバー内のダミー基板を第3チャンバー内にて、ダミー基板を加熱しないで金属膜上に第2の膜をスパッタリング成膜する(S7)。その後、第3チャンバーにおいて、第2チャンバーによって金属膜が成膜された基板を加熱しない状態で金属膜上に第2の膜をスパッタリング成膜する(S8)。これによって、マルチチャンバーにおけるステージ温度を制御することを特徴とする。 (もっと読む)


【課題】データ読み書きの繰り返しによるVthの変動を抑制する。
【解決手段】本発明の半導体装置は、第1の層間絶縁膜1中に形成された下層配線2を備え、第1の層間絶縁膜1と下層配線2の上に形成された絶縁膜3を備え、絶縁膜3の上に形成された第2の層間絶縁膜4を備え、第2の層間絶縁膜4の上に形成され下層配線2にビアホール6を介して接続されたAl製の上層配線5を備え、上層配線5の上面および側面に形成されたアルミナ膜8を備え、上層配線5の上に形成された第3の層間絶縁膜9を備えたものである。 (もっと読む)


1 - 20 / 56