半導体材料（１０２）のウエハ（１００）上に貫通ビア（１１６、１１８）をエッチングするための方法（１０）であって、ウエハ（１００）が前側表面（１１０）と裏側表面（１０６）を有する方法を記載する。フォトレジスト材料の層（１０４）を裏側表面（１０６）に施用する。その後、フォトレジストの層（１０４）を、予め選択されたパターンを有するマスクを介して光源に暴露し、ここにおいて、現像されたフォトレジストを除去して、残存フォトレジスト層（１０４’）に少なくとも１つのビア（１１２、１１４）を形成させる。その後、残存フォトレジスト層（１０４’）を焼き付けて、硬化した残存フォトレジスト層（１０４’）を形成させる。その後、少なくとも１つのビア（１１２、１１４）に隣接する半導体材料（１０２）をガスプラズマエッチングして、裏側表面（１０６）と前側表面（１１０）の間に貫通ビア（１１６、１１８）を形成させる。その後、硬化した残存フォトレジスト層（１０４’）を除去し、続いて伝導性材料の層（１２０）を貫通ビア（１１６、１１８）の表面に施用して、裏側表面（１０６）と前側表面（１１０）の間に電気接続性を確立する。 （もっと読む）

【課題】誘電体膜を処理するための方法とシステムを提供する。
【解決手段】誘電体膜を処理するための方法とシステムは、誘電体膜の少なくとも一つの表面をＣ_ｘＨ_ｙ含有材料に露出することを有する。ｘとｙはそれぞれ１以上の整数である。エッチプロセスすなわちアッシングの結果、誘電体膜に形成された形態の露出表面は、ダメージを受けるか活性化するかして、汚染物質の保留・湿気の吸収・誘電率の上昇などを引き起こし得る。ダメージを受けた表面は、少なくとも、表面を修復して例えば誘電率を復活させる（すなわち誘電率を減少させる）か、表面を洗浄して汚染物質や湿気や残渣を取り去るかして処理する。さらに、膜中の形態のバリア層とメタリゼーションのための準備は、形態の側壁表面を被覆して、露出した空孔を閉じ、またバリア膜堆積用の表面を提供する処理を含んでもよい。 （もっと読む）

【課題】 パターン形成される造形部分の微小寸法を縮小する技術を提供すること。
【解決手段】 半導体の処理のための技術が提供される。１つの態様において、半導体デバイスに１つまたはそれ以上の造形部分をパターン形成するための方法は、以下のステップを含む。反射防止材のエッチング中に、１つまたはそれ以上の造形部分の少なくとも１つの微小寸法が縮小される。リソグラフィ構造もまた提供される。 （もっと読む）

多数層を有するマスキング構造が形成される。そのマスキング構造は、無定形炭素層と該無定形炭素層上に形成されたキャップ層とを含む。無定形炭素層は透明無定形炭素を含む。キャップ層は非酸化物材料を含む。マスキング構造は、半導体装置の製作中、エッチング・プロセスにおけるマスクとして使用可能である。 （もっと読む）

【課題】 低静電容量配線のための調節可能な自己整合型エアーギャップ誘電体を形成すること。
【解決手段】 調節可能で自己整合型の低静電容量集積回路のエアーギャップ構造は、相互接続層上で第二相互接続部に隣接する第一相互接続部と、該第一相互接続部及び該第二相互接続部の隣接する側部に沿って形成されたスペーサと、該第一相互接続部と該第二相互接続部との間に形成されたエアーギャップとを含む。エアーギャップは、第一相互接続部及び第二相互接続部の少なくとも一方の上面より上方で、かつ、該第一相互接続部及び該第二相互接続部の少なくとも一方の下面より下方に延び、スペーサ間の距離が該エアーギャップの幅を定める。エアーギャップは、第一相互接続部及び第二相互接続部の隣接する側部に自己整合する。 （もっと読む）

アクティブマトリクス型液晶表示装置の薄膜トランジスタにおける下地電極上の絶縁膜上にフォトエンボッシング材料を用いて凹凸を有する有機膜を形成し、この有機膜にドライエッチングを施して有機膜の膜厚を減少させてコンタクトホール形成領域の絶縁膜を露出させる。その後、露出した絶縁膜にドライエッチングを施してコンタクトホールを形成すると共に下地電極を露出させ、得られた構造上に反射電極を形成して、露出した下地電極と反射電極とを接続する。
（もっと読む）

基板、基板上の導電パッド、および基板上の絶縁層を含む電子デバイスを形成する方法であって、上記絶縁層は導電パッドの一部を露出するバイアホールを有する。詳細には、絶縁層上であり導電パッドの露出部分上に導電構造体を形成できる。導電構造体は、チタン・タングステン（ＴｉＷ）のベース層と、アルミニウムおよび／または銅のうちの少なくとも１つの導電層とを含みうる。さらに、導電構造体のベース層を、導電層と絶縁層との間に形成できる。関連デバイスについても説明する。

（もっと読む）

【課題】 多層配線において、ショートやビア抵抗増加のような目合わせずれによる問題を回避し、信頼性の高い多層配線を得る。
【解決手段】 半導体装置は、第１配線層（２０１）と、層間絶縁層（２０２〜２０８）とを具備する。第１配線層（２０１）は、基板の上面側に設けられ、第１配線を含む。層間絶縁層（２０２〜２０８）は、前記第１配線層（２０１）上に設けられ、一方の端を前記第１配線に接続されたビアと、前記ビアの他方の端に接続された第２配線とを含む。前記層間絶縁層（２０２〜２０８）はシリコン酸化膜より低い比誘電率を有する。前記層間絶縁層（２０２〜２０８）の上部は、下側から順に、シリコン酸化膜（２０６）、シリコン窒化膜（２０７）、シリコン酸化膜（２０８）を備える。 （もっと読む）

本発明は、基板（１）および少なくとも１つの半導体要素を含んだ半導体本体（１１）を有した半導体デバイス（１０）の製造方法に関する。その方法では、要素の形成後、少なくとも１つの電気的絶縁層（２）または電気的導体層（３）を含んだ層構造が形成され、開口部が、パターン形成されたフォトレジスト層（４）およびエッチング・プロセスの助けによって層構造中に形成され、残渣が、エッチング・プロセス中に半導体本体（１１）の表面上に形成され、エッチング・プロセス後に、フォトレジスト層（４）が、酸素含有化合物を使用する処理によって灰にされ、その後、表面が、酸を水で希釈した溶液を含んだ洗浄剤を、室温より高い温度に加熱して使用する洗浄作業を受け、それによって形成された残渣が除去される。本発明によれば、硫酸が、洗浄剤用の酸として選択される。
（もっと読む）

窒化タンタル／タンタルバリア層を堆積させるための方法および装置が、集積処理ツールでの使用のために提供される。遠隔発生プラズマによる洗浄ステップの後、窒化タンタルは原子層堆積法で堆積され、タンタルはＰＶＤで堆積される。窒化タンタル／タンタルは、堆積された窒化タンタルの下の導電性材料を露呈するために、誘電体層の部材の底部から除去される。場合によって、さらなるタンタル層が、除去ステップの後に物理気相堆積法で堆積されてもよい。場合によって、窒化タンタル堆積およびタンタル堆積は同一の処理チャンバで生じてもよい。シード層が最後に堆積される。 （もっと読む）

金属ライン（８（ｉ））の間および誘電体内にエアギャップを形成する方法である。方法は、デュアルダマシン（dual damascene）構造を得ること、拡散バリア層（１０）を、平坦化された面に直接加えること、およびリソグラフィステップを行なうことからなり、これにより、金属ラインを、拡散バリア層の下に遮蔽する。任意として、金属ライン（８（ｉ））間の大きな誘電体領域（６）のいくつかの部分も、遮蔽される。露出した拡散バリア層部分および下にある誘電体がエッチングされる。典型的には１５０〜４５０℃の温度に加熱することにより、揮発性成分に分解することができる材料の層が加えられ、エッチングまたはＣＭＰにより平坦化される。分解性生成物に対して透過性である誘電体層（２０）が堆積され、その後、基板は加熱される。次いで、使い捨て層が分解し、透過性の誘電体層を通じて消滅し、その後に、金属ライン（８（ｉ））および大きな誘電体領域の間に、エアギャップ（２２）を残す。
（もっと読む）

【課題】
【解決手段】パターン化半導体基板（１００）を平坦化する方法及びシステムは、パターン化半導体基板を受領する工程を含む。パターン化半導体基板（１００）は、パターン内の多数の特徴部に充填された導電相互接続材料（１２０）を有する。導電相互接続材料は、過堆積（１１２）を有する。過堆積は、局所的な不均一性を有する。過堆積の全体部は、過堆積（１２０）を平坦化するために除去される。実質的に局所平坦化された過堆積は、大域的な不均一性を決定するためにマッピングされる。実質的に局所平坦化された過堆積は、大域的な不均一性を実質的に除去するためにエッチングされる。 （もっと読む）

【課題】 凹部への埋め込み性が良好で、長期に亘り安定した良好な電気的特性を得ることができ、さらに作製工程を可及的に低減し得る配線構造を提供する。
【解決手段】 Ｃｕ板と基板３との温度及び温度差を所定通りに制御しつつ、原料ガスであるＣｌ₂ ガスのプラズマによりＣｕ板をエッチングすることによりＣｕ成分とＣｌ₂ ガスとの前駆体であるＣｕＣｌを形成し、この前駆体が基板３に吸着され、その後Ｃｕ成分を析出させることによりＣｕの薄膜を形成する成膜反応と、この成膜反応により形成されたＣｕ膜をＣｌ₂ ガスのプラズマでエッチングするエッチング反応とを共存させるとともに、前記成膜反応の速度が前記エッチング反応の速度よりも大きくなるように制御することにより前記凹部３ａにその底部から順にＣｕ膜を積層してこの凹部３ａにＣｕを埋め込んだ。 （もっと読む）

【課題】 アルミニウムを主成分とする導体膜パターンを有する半導体集積回路装置の信頼性を向上させる。
【解決手段】 アルミニウムを主成分とする導体膜１６ｄを有する第１層配線Ｌ１をドライエッチング法によってパターニングした後、その加工側壁の側壁保護膜１８およびエッチングマスクとして使用したフォトレジストパターン１７ａをプラズマアッシング処理によって除去する。続いて、絶縁膜１５ｂおよび第１層配線Ｌ１の表面に付着した塩素成分を、酸素ガスとメタノールガスとの混合ガスを用いたプラズマアッシング処理によって除去する。この際、フォトレジストパターン１７ａ等のアッシング除去処理時は、ウエハの主面温度が相対的に低くなるようにし、塩素成分の除去処理時は、ウエハの主面温度が相対的に高くなるようにする。また、それらのプラズマアッシング処理を別々の処理室で行う。 （もっと読む）

【課題】 強度低下や寸法増大を抑えながら、バイアホールの接地インダクタンスを低減できる半導体装置とその製造方法およびＭＭＩＣを提供する。
【解決手段】 このマイクロ波帯用増幅器ＧａＡｓＭＭＩＣは、その接地電極８が、３個のバイアホール１１からなるバイアホール群１２を有し、この３個のバイアホール１１は、その内側に充填されたメッキ金属１０ａが近接されて形成され、その相互作用によって高周波的な電磁界結合が発生して、接地インダクタンスが低減された。 （もっと読む）

【課題】 導体層の研磨中に導体層の剥がれを防止できる配線基板の製造方法を提供することを目的とする。
【解決手段】 基板１０の一方の面１０ａに少なくとも孔１０ｂを形成する工程と、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上と、孔１０ｂの内面上とに、めっき給電層１４を形成する工程と、電解めっきにより、めっき給電層１４を介して、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上に形成され、かつ孔１０ｂを埋め込む金属層１８を形成する工程と、金属層１８を研磨することにより、孔１０ｂに金属層１８が埋め込まれた金属層のパターン１７ａ，１７ｂを形成する工程とを有する。 （もっと読む）

【課題】 エレクトロマイグレーション耐性と、ストレスマイグレーション耐性を同時に向上させる多層配線構造及びその製造方法を提供する。
【解決手段】 ＡｌＣｕ膜１０３Ｃと、厚みが０〜１５ｎｍのＴｉ膜との反応によりＡｌ₃ Ｔｉ層１０３ＤをＡｌＣｕ膜とＴｉＮ膜の界面に形成することにより、界面拡散を抑制し、かつＡｌ₃ Ｔｉ層形成時に発生する引張り応力を低減し、ＥＭ耐性を向上させる。その後のＦＳＧ膜１０４ＡをＨＤＰ−ＣＶＤ法で成膜する際に、ウェハ裏面に不活性ガスを流してウェハを冷却し、ウェハ温度を４５０℃以下にすることにより、ＦＳＧとＡｌＣｕの熱膨張率差に起因するＡｌＣｕ膜の残留引張り応力の発生を低減し、ＳＭ耐性及びＥＭ耐性を向上させる。さらに、ＦＳＧ膜の上にＳｉＯＮ膜を設けることにより、ＦＳＧ膜の遊離フッ素の上方への拡散を阻止して、上層配線の剥がれを防止する。 （もっと読む）

【課題】その中にマイクロトレンチを含まない低誘電体層間絶縁膜金属導体配線構造およびそのような構造の形成方法を提供する。
【解決手段】導体抵抗に対する制御は、第１の原子組成を有する多孔性の低誘電体層間絶縁膜の線とバイア誘電体層との間に位置する第２の原子組成を有する埋込みエッチング停止層により行われる。本発明の配線構造は、また、二重波形模様タイプの配線構造を形成する際に助けになるハードマスクを含む。第１および第２の組成は、エッチング選択性が少なくとも１０：１またはそれ以上になるように選択され、特定の原子組成および他の発見できる量を有する多孔性の低誘電体層間絶縁膜有機材料または無機材料の特定のグルーブから選択される。 （もっと読む）