【課題】微細で良好な形状のコンタクトホールを有する半導体装置の製造方法を提供する。
【解決手段】絶縁膜３６上にフォトレジスト膜４２を形成する工程と、フォトレジスト膜４２に開口部４４を形成する工程と、開口部４４が形成されたフォトレジスト膜４２をマスクとして絶縁膜３６をエッチングすることによりコンタクトホール４８を形成する工程とを有し、コンタクトホール４８を形成する工程は、開口部４４が形成されたフォトレジスト膜４２上に保護膜４６を堆積しながら絶縁膜３６をプラズマエッチングする第１の工程と、フォトレジスト膜４２上に堆積された保護膜４６を一旦除去する第２の工程と、保護膜４６が一旦除去されたフォトレジスト膜４２上に他の保護膜を新たに堆積しながら絶縁膜３６を更にプラズマエッチングする第３の工程とを含んでいる。 （もっと読む）

【課題】印刷法にて、回路基板に容易にヴィアホールを開口できる回路基板の製造方法を提供する事。
【解決手段】基板上に第一導電体を形成する第一導電体形成工程を行い、次に第一導電体を被覆する様に第一絶縁膜を成膜する第一絶縁膜成膜工程を行い、次に第一導電体上の第一絶縁膜に貫通孔３２を開口して、第一導電体の表面を露出させる貫通孔形成工程を行い、次に第一導電体の表面を撥液化させる撥液化工程を行い、次に貫通孔３２以外の領域に前駆体樹脂を印刷し、印刷後に前駆体樹脂を硬化して第二絶縁膜を形成する第二絶縁膜形成工程を行う。 （もっと読む）

【課題】コンタクト孔に埋め込まれる金属プラグの材料が層間絶縁膜に染み出すのを防止できる半導体装置を提供する。
【解決手段】隣り合う２つのメモリセル１のサイドウォール間の不純物拡散領域に電気的接続されるコンタクトプラグ４０が、層間絶縁膜１８を貫通して設けられている。コンタクト孔４１の側壁は、層間絶縁膜１８より緻密なシール膜４２で覆われている。コンタクトプラグ４０は、シール膜４２の表面およびコンタクト孔４１の底面部を覆うように形成されたバリアメタル膜４３と、バリアメタル膜４３に包囲された状態でコンタクト孔４１内に埋め込まれた金属プラグ４４とを含む。 （もっと読む）

【課題】サイドウォール間に層間絶縁膜を埋め込むときに埋め込み不良の発生を防止できる半導体装置の製造方法を提供する。
【解決手段】シリコン基板２の表面上に、ゲート酸化膜６、ポリシリコン層（第１ゲート層）９、タングステンシリサイド層（第２ゲート層）１０および絶縁層８が形成される。絶縁層８が所定のゲートパターンにエッチングされる。タングステンシリサイド層１０が前記所定のゲートパターンにエッチングされる。タングステンシリサイド層１０の側壁が後退される。この後、ポリシリコン層９が前記所定のゲートパターンにエッチングされる。ゲート酸化膜６が前記所定のゲートパターンにエッチングされる。 （もっと読む）

【課題】側壁部の形成の基礎となるパターンをレジストにより形成する場合であっても、側壁部の傾きを抑制できる微細パターンの形成方法を提供する。
【解決手段】基板上に形成されたエッチング対象層の上に有機膜を形成する有機膜形成ステップと、有機膜上にレジスト膜を形成し、このレジスト膜をパターニングするパターニングステップと、パターニングされたレジスト膜から露出する有機膜と、パターニングされたレジスト膜とを覆うように酸化シリコン膜を常温にて堆積する堆積ステップと、基板を加熱して酸化シリコン膜に引っ張り応力を生じさせる加熱ステップと、処理ステップの後に、パターニングされたレジスト膜の側壁に酸化シリコン膜が残るように当該酸化シリコン膜をエッチングする第１のエッチングステップと、パターニングされたレジスト膜を除去する除去ステップとを含む、微細パターンの形成方法が開示される。 （もっと読む）

【課題】基板に形成される第１の膜と第２の膜との重なり量を精度良く算出する。
【解決手段】半導体装置の製造方法は、基板の第１の領域及び第２の領域に第１の膜を形成する工程と、第２の領域の第１の膜の幅を測定する工程と、基板の第２の領域及び第３の領域に第２の膜を形成する工程と、第２の領域の第２の膜の幅及び第２の領域の第１の膜と第２の膜との距離を測定する工程と、第２の領域における第１の膜の幅の測定値、第２の膜の幅の測定値、第１の膜と第２の膜との距離の測定値及び第１の膜と第２の膜とに関する設計値に基づいて、第１の領域における第１の膜と第３の領域における第２の膜との重なり量を算出する工程と、を備える。 （もっと読む）

【課題】シリコン酸化膜にコンタクト部に到達する高アスペクト比のホールを形成する際に、ホール内のコンタクト材料とコンタクト部との間で十分なコンタクトがとれるようなホールを形成すること。
【解決手段】基板上にＢおよびＰの少なくとも一方を含むシリコン酸化物からなる第１の酸化膜と、その上に形成された、ＢおよびＰを含まないシリコン酸化物からなる第２の酸化膜とを有し、さらに第１の酸化膜および第２の酸化膜の界面より下方に形成されたコンタクト部を有する被処理体を準備し（ステップ１）、第２の酸化膜と前記第１の酸化膜をエッチングしてコンタクト部に到達するホールを形成し（ステップ２）、ＨＦガスおよび不活性ガスを用いたドライプロセスにより第１の酸化膜をエッチングし、第１の酸化膜のコンタクト部上方領域のホール部分を広げる（ステップ３）。 （もっと読む）

【課題】 基板を薄くしてもその反りを防止するＴＳＶ構造の製造方法を提供する
【解決手段】本発明の半導体装置の製造方法は、半導体基板の表面に半導体素子を集積させて回路の少なくとも一部を形成する工程と、半導体基板の表面から穴を開ける工程と、穴の内表面に絶縁膜およびバリア膜を形成する工程と、バリア膜の表面に、穴を埋めるように導電性金属を形成する工程と、半導体基板の裏面を加工して厚さを減少させ、導電性金属を突出させる工程と、半導体基板の裏面にＳｉＣＮ膜を設ける工程とを有する。 （もっと読む）

【課題】半導体装置の配線間容量を低減する。
【解決手段】半導体装置の製造方法は、基板の上方に絶縁膜を形成する工程と、絶縁膜を貫通する第１の溝及び絶縁膜の内部で終端する第２の溝を絶縁膜に形成する工程と、絶縁膜の内部で終端する配線溝を絶縁膜に形成する工程と、第１の溝の表面及び配線溝の表面に第１の金属膜を形成するともに、第２の溝の上方を覆うように第１の金属膜を形成する工程と、第１の溝及び配線溝に第２の金属膜を埋め込む工程と、を備える。 （もっと読む）

【課題】 基板及び表面層にビアホールが形成された半導体装置において、表面層の剥離及び破壊を抑制すること。
【解決手段】 本半導体装置は、基板１０と、基板１０上に設けられた基板１０と異なる材料からなる表面層２０と、表面層２０上に設けられた電極パッド５０と、を備え、基板１０及び表面層２０にはビアホール３０が形成され、ビアホール３０内には、電極パッド５０と電気的に接続された金属層３２が設けられ、ビアホール３０の開口部の周囲には、ビアホール３０を囲むように表面層２０に溝２２が形成されている。 （もっと読む）

【課題】半導体ウエハ面内における金属配線の抵抗分布のばらつきを抑え、得られるデバイスの特性や精度を面内で均一化させることが可能なマスクを提供する。
【解決手段】本発明のマスクは、金属配線を有するデバイス１０を基板２の一面上に多数形成する際に、該基板の一面に対向配置されて用いられるマスクであって、個々の前記デバイスが配される前記基板上の位置に応じて、それぞれのデバイスが有する前記金属配線に対応する部位の形状を変えたこと、を特徴とする。 （もっと読む）

【課題】金属マスクを形成する工程を含む半導体装置の製造方法において、金属片が支持基板に付着することを防止する。
【解決手段】この製造方法は、支持基板１０の表面１０ａに貼付された半導体ウェハ１２上にネガレジストを塗布し、該ネガレジストを露光することにより所定のパターンを有するレジスト１８を形成するレジスト形成工程と、半導体ウェハ１２上にメッキ処理を施すことにより金属マスク２０を形成したのちレジスト１８を除去する金属マスク形成工程と、金属マスク２０を介して半導体ウェハ１２にエッチングを施すことにより、貫通孔１２ｄを形成するエッチング工程と、金属マスク２０を除去したのち、貫通孔１２ｄの内面及び半導体ウェハ１２の裏面１２ｂに金属膜２６を形成する金属膜形成工程と、半導体ウェハ１２を支持基板１０から取り外す取外し工程とを含む。 （もっと読む）

【課題】基板に形成されたビアホール内のメタライズを改善すること。
【解決手段】本半導体装置の製造方法は、ＳｉＣを材料１０とする基板を備える半導体装置の製造方法であって、フッ化炭素を含むエッチングガス及びマスク１４を用いて基板１０の裏面をエッチングし、基板１０の表面から裏面に貫通するビアホール２０を形成する工程を有し、ビアホール２０成する工程は、基板１０の裏面から表面に向かって開口断面積が次第に小さくなるテーパ形状を形成する工程であり、かつエッチング条件は、誘導結合プラズマ方式のドライエッチングを含み、ガス流量が、フッ化炭素=１０〜２００ｓｃｃｍ、ガス圧力が、Ｐｒｅｓｓ＝０．１〜１０．０Ｐａ、誘導結合プラズマパワーが、ＩＣＰ＝１００〜５０００Ｗ、バイアスパワーが、Ｂｉａｓ＝１０〜１０００W、であることを特徴とする。 （もっと読む）

【課題】配線の洗浄液への溶解を低減する配線構造の形成方法を提供する。
【解決手段】絶縁層１３に犠牲配線溝２１及び主配線溝３１を形成し、犠牲配線溝２１及び主配線溝３１内にバリア層１６を形成し、バリア層１６が形成された犠牲配線溝２１及び主配線溝３１内に導電層１７を埋め込んだ後に、絶縁層１３上の導電層１７の部分を研磨する工程と、犠牲配線溝２１及び主配線溝３１内の露出したバリア層１６及び導電層１７の表面を洗浄する工程と、を備え、研磨する工程の後における絶縁層１３の平面視において、犠牲配線溝２１内のバリア層１６の部分の面積と導電層１７の部分の面積との比Ｓ１が、主配線溝３１内のバリア層１６の部分の面積と導電層１７の部分の面積との比Ｓ２よりも大きくなる。 （もっと読む）

【課題】サイドエッチングによるパターン細りを抑制しつつ、ドライ処理によってパターン側壁に堆積した金属を含む堆積物を効率良く除去することのできるプラズマ処理方法及び半導体装置の製造方法を提供する。
【解決手段】基板に形成された金属層をプラズマエッチングする工程を経て積層構造中に金属層を有するパターンを形成した後、金属層を構成する金属を含みパターンの側壁部に堆積した堆積物を除去するプラズマ処理方法であって、金属層の側壁部に当該金属の酸化物又は塩化物を形成する保護層形成工程と、フッ素原子を含むガスのプラズマを作用させて堆積物を除去する堆積物除去工程と、保護層形成工程及び堆積物除去工程の後、水素を含むプラズマを作用させて金属の酸化物又は塩化物を還元する還元工程とを具備している。 （もっと読む）

【課題】基板に形成されたカーバイドシリコン層の少なくとも露出された部分を除去するための方法を提供する。
【解決手段】カーバイドシリコン層４５を酸素含有プラズマに曝すことにより、前記カーバイドシリコン層４５の少なくとも露出された部分を酸化シリコン層に変換し、そして基板から前記酸化シリコン層を除去するステップからなる。 （もっと読む）

【課題】金属エッチングと、残存フォトレジスト及び残留側壁パッシベーションの剥離のための改良された技術を提供する。
【解決手段】単一のエッチングチャンバ内で、金属エッチングと、エッチングマスク剥離と、残留側壁パッシベーションの除去とを実行する方法。ウエハは、エッチングチャンバ内に配置される。ウエハ上で、金属エッチングが実行される。酸素とアルゴンとの混合物等の剥離ガスが、エッチングチャンバに提供され、酸素プラズマを形成するために励起される。酸素プラズマは、エッチングマスクをウエハから剥離させ、残留側壁パッシベーションを除去する。酸素プラズマは、更に、エッチングチャンバをクリーニングする。 （もっと読む）

【課題】電気的特性が向上した、酸化物半導体を用いた半導体装置の作製方法を提供することを目的の一とする。
【解決手段】酸化物半導体膜と、酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、を有する半導体装置の作製方法であって、酸化物半導体膜上に接して、酸化ガリウムを含む第１の絶縁膜を形成し、第１の絶縁膜上に接して第２の絶縁膜を形成し、第２の絶縁膜上にレジストマスクを形成し、第１の絶縁膜および第２の絶縁膜にドライエッチングを行ってコンタクトホールを形成し、レジストマスクを、酸素プラズマによるアッシングを用いて除去し、コンタクトホールを介して、ゲート電極、ソース電極またはドレイン電極のいずれか一または複数と電気的に接続される配線を形成する、半導体装置の作製方法である。 （もっと読む）

【課題】コンタクトホールを、生産性良く、低コストで、且つ信頼性良く製造する配線基板の製造方法を提供する。
【解決手段】基板１に第１電極３及び第２電極７が形成される。第１電極３及び第２電極７を連通するように形成された微細穴の側壁部及び底部に、導電膜９を形成してコンタクトホール２を形成する。この配線基板１００の製造する際に、微細穴を形成する微細穴形成工程において、微細穴の側壁部の開口端側に相対的に浅い溝からなる第１溝領域４が形成され、微細穴の側壁部の底部側に相対的に深い溝からなる第２溝領域５が形成される。このように区分けした溝領域４，５のうち、第２溝領域５に導電性材料を含有する液体を付与して、導電膜９を形成する。 （もっと読む）

【課題】下地に対する選択比が大きく、テーパー形状の配線を形成するドライエッチング
方法を提供する。
【解決手段】基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下の配線を形成
する。また、基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下のゲート配線
を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に活性層を形
成する。 （もっと読む）