【課題】基板に形成された絶縁膜をエッチングするとき、絶縁膜の下地に酸素プラズマの悪影響が生ずるのを防止できるエッチング方法を提供する
【解決手段】本発明のエッチング方法は、絶縁膜２２２をプラズマ化させた処理ガスに晒し、絶縁膜２２２を厚さ方向に途中までエッチングする第一のエッチング工程と、第一のエッチング工程の終了後に残存する絶縁膜２２２を酸素プラズマに晒し、残存する絶縁膜２２２の表面に堆積した堆積物を除去する堆積物除去工程と、残存する絶縁膜２２２をプラズマ化させた処理ガスに晒し、残存する絶縁膜２２２をエッチングする第二のエッチング工程と、を備える。 （もっと読む）

【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置を提供すること。
【解決手段】シリコン基板に形成される複数の拡散領域と、複数の拡散領域にボトム部が接続して形成される複数のコンタクトプラグ３３と、ボトム部を含んでシリコン基板上に形成されるアモルファスカーボン膜２４とを備え、ボトム部はアモルファスカーボン膜２４を貫通して拡散領域に接合される。アモルファスカーボン層２４をコンタクトプラグ３３形成時のエッチングストッパ層として用いることで、拡散領域がオーバーエッチングによりダメージを受けることが防止される。 （もっと読む）

【課題】半導体素子及びその製造方法を提供する。
【解決手段】基板上で第１方向に延在するラインパターンと、ラインパターンの端部から、第１方向と異なる方向に延在する分岐ラインパターンとをそれぞれ含む第１導電ライン；第２導電ライン；第３導電ラインとを含む半導体素子であり、中間に位置する導電ラインの分岐ラインパターンは、他の導電ラインの分岐ラインパターン間に位置し、長さもさらに短い。これにより、コンタクト・パッドが、導電ラインの分岐ラインパターンと一体に形成されうる。 （もっと読む）

【課題】信頼性が損なわれるのを防止しつつ、電気的特性の良好な半導体装置を提供する。
【解決手段】半導体基板１０上に、化学気相堆積法により、シリコンと酸素と炭素とを含む絶縁膜４２を形成する工程と、絶縁膜を形成する工程の後、３５０℃以下の温度で加熱しながら絶縁膜に対して紫外線キュアを行う工程と、紫外線キュアを行う工程の後、絶縁膜に対してヘリウムプラズマ処理を行う工程とを有している。 （もっと読む）

【課題】下層の金属配線のダメージがなく上層の金属配線が形成され、かつ、配線間の寄生容量が低減された半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板上に設けられた第1の金属配線層と、
前記第1の金属配線層上に設けられ、該第1の金属配線層の金属の拡散を防止する拡散防止膜と、前記拡散防止膜上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた、前記拡散防止膜と同じ材料からなる第２の絶縁膜と、前記第２の絶縁膜上に設けられた第３の絶縁膜と、前記拡散防止膜、前記第１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜に形成された接続孔に充填され、前記第１の金属配線層に電気的に接続された第２の金属配線層と、を備えたことを特徴とする。 （もっと読む）

【課題】優れたスループットを実現できる導電性素子を提供する。
【解決手段】導電性素子は、第１の波面および第２の波面を有する基体と、第１の波面上に形成された導電層とを備える。導電層は、導電パターン部を形成し、第１の波面および第２の波面が、０≦（Ａｍ１／λｍ１）＜（Ａｍ２／λｍ２）≦１．８（但し、Ａｍ１：第１の波面の振動の平均幅、Ａｍ２：第２の波面の振動の平均幅、λｍ１：第１の波面の平均波長、λｍ２：第２の波面の平均波長）の関係を満たす。 （もっと読む）

【課題】本発明ではフォトリソグラフィー技術解像限界付近のパターン形成を安定して形成すると共に、コンタクトプラグなどの構造物における目合わせずれや接触面積の縮小による接触電気抵抗の増大や接続不良を解決する。
【解決手段】半導体基板上に形成された絶縁材料層１００に、第１の方向に延在し、底部の幅Ｗ１より上部の幅Ｗ２が広い第１の溝１０１を形成する工程と、第１の溝１０１内に、溝の上端より低い位置まで埋め込み層１０２を形成する工程と、埋め込み層１０２上に露出している第１の溝１０１の側壁を覆うサイドウォール１０３を形成する工程と、サイドウォール１０３をマスクとして埋め込み層１０２をエッチングして第１の方向に分離する工程と、
を含むことを特徴とする。 （もっと読む）

【課題】マスク数を増加させることなく、ブラックマスクを用いずに反射型または透過型の表示装置における画素開口率を改善する。
【解決手段】画素間を遮光する箇所は、画素電極１６７をソース配線１３７と一部重なるように配置し、ＴＦＴはＴＦＴのチャネル形成領域と重なるゲート配線１６６によって遮光することによって、高い画素開口率を実現する。 （もっと読む）

【課題】信頼性の向上に寄与し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０にトランジスタ３６を形成する工程と、半導体基板上に、トランジスタを覆う第１のシリコン窒化膜３８を形成する工程と、第１のシリコン窒化膜にＮＨ_４Ｆラジカルを供給する工程と、ＮＨ_４Ｆラジカルを供給する工程の後、第１のシリコン窒化膜に対して熱処理を行う工程と、熱処理を行う工程の後、第１のシリコン窒化膜上に第２のシリコン窒化膜を形成する工程とを有している。 （もっと読む）

【課題】上面にストラップ配線が形成された絶縁膜と、この絶縁膜の下面に形成された配線と間で剥離が生じることが抑制された半導体装置および半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板ＳＳと、半導体基板ＳＳ上に形成され、周辺配線Ｐ１および配線Ｌ２が形成された配線層ＬＬ１，ＬＬ２と、配線層ＬＬ２に形成され、配線Ｌ３を含む配線層ＬＬ３と、配線層ＬＬ３上に形成され、磁気記憶素子ＭＲを含む配線層ＬＬ４とを備え、配線Ｌ１，Ｌ２上に形成された拡散防止膜ＮＦ１，ＮＦ２は、ＳｉＣＮ膜またはＳｉＣ膜から形成され、配線Ｌ３上に形成された拡散防止膜ＮＦ３は、ＳｉＮから形成される。 （もっと読む）

【課題】 空隙を組み込んだ構造体及びその形成方法を提供する。
【解決手段】 ＶＬＳＩ及びＵＬＳＩ用の空隙含有金属・絶縁体相互接続構造体を、光パターン化可能低ｋ材料を用いて作成する方法、及び形成した空隙含有金属・絶縁体相互接続構造体を開示する。より具体的には、本明細書で説明する方法は、内部に種々異なる深さの空隙がフォトリソグラフィにより画定された光パターン化可能低ｋ材料の内部に構築される相互接続構造体を提供する。本発明の方法においては、空隙を形成するのにエッチ・ステップは必要としない。光パターン化可能低ｋ材料内部の空隙を形成するのに、エッチ・ステップを必要としないで、本発明において開示する方法は、高信頼性の相互接続構造体を提供する。 （もっと読む）

【課題】新規な半導体装置の製造方法を提供する。
【解決手段】本実施形態に係る半導体装置の製造方法は、下層配線としてＣｕ配線を含む多層配線と、前記Ｃｕ配線を形成するために用いられるＣｕアクセサリとが形成された半導体基板を、ポリイミド膜で覆う工程と、前記多層配線の最上層配線の表面および前記Ｃｕアクセサリの表面を露出させる工程と、前記半導体基板をＣｕ腐食防止剤の蒸気にさらして、前記最上層配線の表面および前記Ｃｕアクセサリの表面にＣｕ腐食防止膜を形成する工程と、前記最上層配線の表面に形成されたＣｕ腐食防止膜を選択的に除去する工程と、前記Ｃｕアクセサリの表面にＣｕ腐食防止膜が形成された状態で、前記ポリイミド膜をベーク処理する工程とを有する。 （もっと読む）

【課題】応力緩和機能を有するウェハレベルＣＳＰと称される半導体装置において、外部電極の配置自由度が高い半導体装置の製造方法を提供する。
【解決手段】絶縁樹脂層を第１電極が形成された半導体ウェハ表面１０に形成する工程、前記絶縁樹脂層の一部を除去して、開口径（Ｄ１）の開口部３２を形成し、前記半導体ウェハ表面１０の第１電極を露出させる工程、外部電極と前記第１電極を接続するための再配線層を前記絶縁樹脂層表面に形成する工程、前記再配線層の表面に再配線保護層を形成する工程、前記再配線保護層の一部を除去して、Ｄ２＞Ｄ１となるような開口径（Ｄ２）の開口部３２を形成し、前記第１電極と、前記外部電極を形成するための第２電極を露出させる工程、前記第１電極及び前記第２電極の表面にめっき層を形成する工程、前記めっき層を溶融することによって前記外部電極を形成する工程を含む、半導体装置の製造方法。 （もっと読む）

【課題】キャパシタの誘電体膜を構成する強誘電体又は高誘電体の結晶性が良好であり、キャパシタのスイッチング電荷量が高く、低電圧動作が可能で信頼性が高い半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１１０にトランジスタＴ１、Ｔ２を形成した後、ストッパ層１２０及び層間絶縁膜１２１を形成する。そして、層間絶縁膜１２１にコンタクトホールを形成し、層間絶縁膜１２１上に銅膜を形成してコンタクトホール内に銅を埋め込む。その後、低圧ＣＭＰ研磨又はＥＣＭＰ研磨により層間絶縁膜１２１上の銅膜を除去して表面を平坦化し、プラグ１２４ａ，１２４ｂを形成する。次いで、バリアメタル１２５、下部電極１２６ａ、強誘電体膜１２７及び上部電極１２８ａを形成する。このようにして、強誘電体キャパシタ１３０を有する半導体装置（ＦｅＲＡＭ）が形成される。 （もっと読む）

【課題】プラズマエッチングチャンバ内でデュアルドープゲート構造をエッチングするための方法を提供する。
【解決手段】エッチングされるポリシリコンフィルムを保護するパターンを設ける工程、次いで、プラズマが点火され、保護されていないポリシリコンフィルムのほぼすべてがエッチングされる。次いで、シリコン含有ガスを導入しつつポリシリコンフィルムの残りをエッチングする。また、エッチング処理中にシリコン含有ガスを導入するよう構成されたエッチングチャンバ。 （もっと読む）

【課題】生産のリードタイムが短く、小フットプリント化を実現できるエッチング装置を提供する。
【解決手段】基板Ｋを搬送する搬送装置２と、基板Ｋ上にエッチング液を供給して金属膜をエッチングする第１エッチング部１０と、金属膜エッチング後の基板Ｋを洗浄する第１洗浄部１５と、洗浄後の基板Ｋを乾燥させる第１乾燥部２０と、フッ素系反応成分及び酸化性反応成分を含む処理ガスを用い、略大気圧下で、基板Ｋ上のシリコン含有膜をエッチングする第２エッチング部３０と、シリコン含有膜エッチング後の基板Ｋを洗浄する第２洗浄部３５と、洗浄後の基板Ｋを乾燥させる第２乾燥部４０とを順次搬送方向に配設する。 （もっと読む）

【課題】表面から裏面に電気信号を伝播させる接続用配線を有する半導体チップを提供するにあたり、従来周知の半導体技術を利用して、製造時間やコストを増加させることなく、電気信号の減衰を抑制する。
【解決手段】半導体基板２０と、表面配線３０と、接続用配線４０を備えている。半導体基板は、第１主表面２０ａから第２主表面２０ｂに向けて面積が小さくなる開孔２５を有している。表面配線は、半導体基板の第１主表面上に形成されている。また、接続用配線は、開孔の側面上に形成されていて、表面配線と接続されている。 （もっと読む）

【課題】配線構造や層間絶縁構造を損傷することなく、半導体基板上のプラズマエッチング残渣を十分に除去しうる洗浄組成物、及び前記洗浄組成物を用いた半導体装置の製造方法を提供すること。
【解決手段】５７〜９５重量％の（成分ａ）水、１〜４０重量％の（成分ｂ）第２級水酸基及び／又は第３級水酸基を有するヒドロキシ化合物、（成分ｃ）有機酸、並びに、（成分ｄ）第４級アンモニウム化合物、を含有し、ｐＨが５〜１０であることを特徴とする、半導体基板上に形成されたプラズマエッチング残渣除去用の洗浄組成物、並びに、前記洗浄組成物により、半導体基板上に形成されたプラズマエッチング残渣を洗浄する工程を含む、半導体装置の製造方法。 （もっと読む）

【課題】深さの異なるコンタクトホールを同時に形成することを可能とした半導体装置を提供する。
【解決手段】第１の溝部７内に形成された第１の埋め込み配線１１と、第２の溝部１２内に形成された第２の埋め込み配線１４と、第１の埋め込み配線１１上に第１のコンタクトプラグ２４が形成される第１のコンタクト形成領域２３と、第２の埋め込み配線１４上に第２のコンタクトプラグ２６が形成される第２のコンタクト形成領域２５とを備え、第１のコンタクト形成領域２３の上面２３ａが第１の埋め込み配線１１の上面１１ａよりも高い位置にあり、第２のコンタクト形成領域２５の上面２５ａが第２の埋め込み配線１４の上面１４ａと同じかそれよりも高い位置にあり、第１のコンタクト形成領域２３の上面２３ａが第２のコンタクト形成領域２５の上面２５ａと同じかそれよりも高い位置にある。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）