【課題】下地に対する選択比が大きく、テーパー形状の配線を形成するドライエッチング
方法を提供する。
【解決手段】基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下の配線を形成
する。また、基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下のゲート配線
を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に活性層を形
成する。 （もっと読む）

【課題】半導体素子との接続信頼性の向上が可能な突起電極を有する素子搭載用基板を提供する。
【解決手段】素子搭載用基板２０は、絶縁樹脂層３２と、絶縁樹脂層３２の一方の主表面Ｓ１に設けられた配線層３４、その配線層３４と電気的に接続され、配線層３４から絶縁樹脂層３２側に突出している突起電極３６とを備える。この突起電極３６に半導体素子５０が電気的に接続されて半導体モジュール１０が形成される。突起電極３６の頂部面には凹部が設けられている。この凹部は突起電極３６の側面に設けられた開放口と連通している。 （もっと読む）

【課題】 デュアルダマシン法を用いて銅の埋め込み配線および接続プラグを形成するとき、接続プラグ中のボイド発生を防止する。
【解決手段】 Ｌｏｗ−ｋ膜１３、１５、ＥＬＫ膜１４、ＴＥＯＳ膜１６からなる層間絶縁膜にプラグとなる接続孔１９ａを形成した後、酸素プラズマ処理を行って変質層２０を形成し、この層を薬液処理により選択的に除去すると、ＥＬＫ膜１４が多孔質であることに起因してその側壁２１にＬｏｗ−ｋ膜１３、１５などより大きい角度のテーパーが形成される。次に配線埋め込み用の溝の底面がＥＬＫ膜１４中にくるように形成して、プラグ開口の入口が広がる形状にした後、銅膜を埋め込む。 （もっと読む）

先端の集積回路にみられる切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２６４，２７５ａ，２７５ｂ）において、長尺のルテニウム金属膜（２１４）に多段階で銅鍍金を行う方法である。長尺のルテニウム金属膜 （２１４）を利用すると、銅金属がトレンチ（２６６）及びビア（２６８）のような高アスペクト比の切欠構造（２０６，２０７，２０８，２０９，２６４，２７５ａ，２７５ｂ）を充填するあいだ、不要な微細気泡が形成を防ぎ、前記ルテニウム金属膜（２１４）上に長尺の銅金属層（２２８）を含むサイズの大きい銅粒（２３３）が鍍金形成される。銅粒（２３３）は銅が充填された切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２７５ａ，２７５ｂ）の電気抵抗を低下させ、集積回路の信頼性を向上させる。
（もっと読む）

【課題】ＴＥＧ上のパッド部の浸食を防止し、また、実デバイスのパッド部の半田のぬれ性や半田形成後のシェア強度の向上を図る。
【解決手段】半導体ウエハのチップ領域ＣＡの第３層配線Ｍ３およびスクライブ領域ＳＡの第３層配線Ｍ３を、それぞれ、ＴｉＮ膜Ｍ３ａ、Ａｌ合金膜Ｍ３ｂおよびＴｉＮ膜Ｍ３ｃで構成し、チップ領域ＣＡの再配線４９上の第２パッド部ＰＡＤ２を洗浄し、もしくはその上部に無電界メッキ法でＡｕ膜５３ａを形成する。さらに、Ａｕ膜５３ａ形成後、リテンション検査を行い、その後、さらに、Ａｕ膜５３ｂを形成した後、半田バンプ電極５５を形成する。その結果、ＴｉＮ膜Ｍ３ｃによってＴＥＧであるスクライブ領域ＳＡの第３層配線Ｍ３の第１パッド部ＰＡＤ１のメッキ液等による浸食を防止でき、また、Ａｕ膜５３ａ、５３ｂによって第２パッド部ＰＡＤ２の半田のぬれ性や半田形成後のシェア強度の向上を図ることができる。 （もっと読む）

【課題】安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を実現する。
【解決手段】互いに離間する２つの電極配線（３Ａ,３Ｂ）に、抵抗体薄膜５を接続させている。２つの電極配線の各々が、主配線部３ｍと、当該主配線部３ｍのコア配線部３ｃより酸化されにくい導電材料で側面に形成されている側壁導電膜３ｓとを有する。抵抗体薄膜５は、２つの電極配線の各々に対して、側壁導電膜３ｓを介して電気的に接続している。 （もっと読む）

【課題】２回のリソグラフィ工程によるＳＡＤＰ法（Self Align Double Patterning）を用いて、第１配線パターン形成領域には解像限界未満のパターンを含む第１配線パターンを形成し、第２配線パターン形成領域には解像限界以上の通常パターンからなる第２配線パターンを簡便に形成する方法を提供する。
【解決手段】解像限界未満の寸法を有する複数の配線を含む第１配線パターンを、第１リソグラフィ工程と第１リソグラフィ工程の後に実施される第２リソグラフィ工程を用いて形成し、第１のリソグラフィ工程で形成されたパターンに対してのみサイドウォールの形成および除去処理を行い、その後、解像限界以上のパターンを生成する第２リソグラフィ工程を実施する。第２のリソグラフィ工程で形成される解像限界以上の通常パターンに対しては、単純なリソグラフィ工程とすることが可能となる。 （もっと読む）

【課題】カーボンナノチューブを有するプラグ配線において良好な電気的接続を得ることができるカーボンナノチューブ配線及びその製造方法を提供する。
【解決手段】第１配線層１２上に層間絶縁膜１３が形成され、層間絶縁膜１３上に第２配線層１４が形成されている。第１配線層１２と第２配線層１４との間の層間絶縁膜１３内にはコンタクト孔１５が形成される。コンタクト孔１５内には、一端が第１配線層１２に接続され、他端が第２配線層１４に接続された複数のカーボンナノチューブ１６が形成されている。さらに、層間絶縁膜１３と第２配線層１４との間にはストッパ膜１７が形成され、ストッパ膜１７の一部は複数のカーボンナノチューブ１６の前記他端間に充填されている。 （もっと読む）

【課題】 広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】 ガラス基板上に薄膜トランジスタ及び配線を有する半導体装置を製造する方法において、ガラス基板上に下地絶縁層を形成する工程と、前記下地絶縁層上に下地バリア層を形成する工程と、前記下地バリア層上にシード層を形成する工程と、前記シード層を前記配線に対応する形状にパターニングしてシード層パターンを形成する工程と、前記シード層パターンの表面に銅配線層を無電解めっき法で形成する工程と、前記銅配線層マスクとして前記下地バリア層をパターニングする工程と、前記銅配線層を被覆するように絶縁層を形成する工程とを備えたことを特徴する半導体装置の製造方法。 （もっと読む）

【課題】 電子回路領域の露光と、耐湿リング領域の露光とを、解像度の高い露光装置を用いて別々に行うと、露光装置の占有時間が長くなってしまう。
【解決手段】 半導体基板の上に絶縁膜を形成する。絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する。第１のレジストパターンをエッチングマスクとして、第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、絶縁膜をエッチングすることによって、開口に対応する第１の溝を形成する。レジストパターンを除去した後、絶縁膜及び堆積物の上に導電部材を堆積させるとともに、第１の溝内を導電部材で埋め込む。堆積物が露出するまで、導電部材を研磨する。 （もっと読む）

【課題】層間絶縁膜の膜強度を十分に確保する。
【解決手段】第１の配線層絶縁膜と、第１の配線層絶縁膜に埋め込み形成されている複数の第１の銅配線８と、第１の銅配線８上及び第１の配線層絶縁膜上に形成されている層間絶縁膜（第２の低誘電率膜１０）と、を有する。層間絶縁膜上に形成されている第２の配線層絶縁膜と、第２の配線層絶縁膜に埋め込み形成されている複数の第２の銅配線１６と、を有する。第１、第２の配線層絶縁膜は、第１、第２の低誘電率膜（第１の低誘電率膜４、第３の低誘電率膜１１）を含む。層間絶縁膜は、第１及び第２の配線層絶縁膜よりも高強度である。 （もっと読む）

【課題】高アスペクト比のコンタクトホールを形成する、及び低誘電率膜を良好にエッチングする。
【解決手段】CF₃CF=CFCF=CF₂及び／又はCF₂=CFCF=CF₂を必要に応じてHe、Ne、Ar、Xe、Kr、O₂、CO及びCO₂からなる群から選ばれる少なくとも１種のガスと混合してなるドライエッチングガスプラズマ(例えば、ICP放電電力200-3000W,バイアス電力50-2000W,圧力100mTorr(13.3Pa)以下)で、酸化シリコン膜及び／又は窒化シリコン膜をレジスト、シリコンに対して選択的にエッチングする方法；二重結合を二つ有する一般式（1）：CaFbHc（a=4〜7、b=1〜12、c=0〜11、b+c=2a-2を示す。）で表される化合物を少なくともひとつ含むドライエッチングガス及び該ガスプラズマで、酸化シリコン膜及び／又はシリコンを含有する低誘電率膜などのシリコン系材料をエッチングするドライエッチング方法。 （もっと読む）

【課題】半導体装置の製造過程において生じるウエハ外周部分からのパーティクルの発生を防止し、十分な歩留りを実現する。
【解決手段】ウエハにゲート電極となる導電膜４、５を形成する第一工程と、導電膜４、５の中の、ウエハの外周部分に形成された導電膜４、５の上に選択的に保護膜７を形成する第二工程と、導電膜４、５の上に第一レジストパターンを形成し、前記第一レジストパターンをマスクとして導電膜４、５をエッチングすることにより、ゲート電極を形成する第三工程と、前記ゲート電極を覆う層間絶縁膜を形成する第四工程と、前記層間絶縁膜の上に第二レジストパターンを形成し、前記第二レジストパターンをマスクとして前記層間絶縁膜をエッチングすることにより、コンタクトホールを形成する第五工程と、を有する半導体装置の製造方法を提供する。 （もっと読む）

【課題】本発明によれば、素子や配線の配置面積を縮小しつつ、ビアの高抵抗不良およびオープン不良が発生しないようにする。
【解決手段】半導体装置１００は、下部電極１０６と上部電極１１０と、その間に形成された容量膜１０８とを含む容量１１２と、下部電極１０６に電気的に接続する一以上の第１のビア(１２８)を含む第１のビア群と、上部電極１１０に電気的に接続するとともに第１のビア群と同時に形成される一以上の第２のビア(１３０)を含む第２のビア群と、を含む。半導体装置１００は、容量１１２の容量値を第１のビア群および第２のビア群に含まれる第１のビア(１２８)および第２のビア(１３０)の総数で除した値が所定値以下となるように第１のビアおよび第２のビアの数を設定する工程を含む方法で設計される。 （もっと読む）

【課題】 層間絶縁膜にＬｏｗ−ｋ材を使用した基板であっても、層間絶縁膜の経時劣化や変質の可能性を低くできる基板の処理方法を提供すること。
【解決手段】 シリコン酸化膜よりも低い誘電率の誘電体層を含む基板を処理する基板の処理方法であって、不活性ガスの雰囲気中で、前記誘電体層を脱水縮合処理するために加熱する脱水工程と、少なくとも水素原子を含むガスの雰囲気中で、前記基板をアニールする工程と、を備える。 （もっと読む）

【課題】ヒロックに対して４００℃程度の耐熱性を有するＮｄ添加量２ａｔ％のＡｌＮｄ層を塩素系ガスでプラズマエッチングする場合、フェンスと呼ばれる反応生成物が堆積した領域が生じる。フェンスの存在により、ＡｌＮｄ層をゲート電極としてＴＦＴを形成した場合、ゲート電極脇に電気的に不安定な領域ができることから、ＴＦＴの電気的特性が不安定になる場合があるという課題がある。
【解決手段】ＡｌＮｄ層２０３を層厚０．４５μｍ以上０．８μｍ以下、Ｎｄの含有量を０．５ａｔ％以上１．０ａｔ％以下に形成した。この条件範囲であれば、塩素ガスを主としたプラズマエッチングを行ってもフェンスの発生が抑えられる。また、基板温度を５００℃まで上げられることから、層間絶縁層２１１として信頼性が高い酸化シリコン層をＡｌＮｄ層２０３にヒロックを発生させることなく形成することができ、信頼性が高いＴＦＴ２２０を提供することが可能となる。 （もっと読む）

【課題】ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する課題とする。
【解決手段】半導体層１、ソース電極２、ドレイン電極３、透明導電膜４を有する薄膜トランジスタ基板において、ソース電極２とドレイン電極３は、ドライエッチング法によるパターニングで形成されたＧｅ：０．３〜１．２原子％、Ｎｉ：０．１〜１．０原子％未満、Ｌａおよび／またはＮｄ：０．１原子％〜１．０ 原子％を含有するＡｌ合金薄膜より成り、半導体層１と直接接続している。 （もっと読む）

【課題】ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する課題とする。
【解決手段】半導体層１、ソース電極２、ドレイン電極３、透明導電膜４を有する薄膜トランジスタ基板において、ソース電極２とドレイン電極３は、ドライエッチング法によるパターニングで形成されたＧｅ：０．３原子％〜１．２原子％、Ｃｏ：０．０５原子％〜２．０原子％、Ｌａおよび／またはＮｄ：０．１原子％〜０．５ 原子％を含有するＡｌ合金薄膜より成り、半導体層１と直接接続している。 （もっと読む）

【課題】３５ｍｍデジタル一眼レフ・カメラ用のＣＭＯＳイメージ・センサは、チップサイズが非常に大きく、２００φウエハ上に２０チップ程度しか配置できない。従って、ウエハあたり、ショート欠陥が数個存在しただけで、歩留まりが大きく低下する。そこで、これらの欠陥を一般的なレーザ・トリミング技術により、除去することを検討したが、サブ・ミクロン・オーダの加工は非常に困難であることが判明した。
【解決手段】本願発明は、ピクセル・アレイ、これを横断又は縦断する複数のグローバル配線、および、各ピクセル内に設けられたローカル配線を有する半導体集積回路装置であって、第１のグローバル配線と、第１のピクセル内にあるローカル配線との間のショート不良箇所が、そのローカル配線の機能を実質的に破壊し、前記第１のグローバル配線の機能を実質的に破壊しないように、レーザ・リペア処理された修正処理部を有するものである。 （もっと読む）

【課題】銅配線とアルミニウム配線との間のバリアを形成するための新規な技術を含む半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、絶縁膜に凹部を形成し、凹部の底に前記銅配線を露出させる工程と、凹部の底に露出した銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、タングステン膜上方に、アルミニウム配線を形成する工程とを有する。 （もっと読む）