説明

Fターム[5F033QQ46]の内容

Fターム[5F033QQ46]の下位に属するFターム

Fターム[5F033QQ46]に分類される特許

41 - 60 / 158


【課題】半導体基板に形成されたダミーパターンを有するフィールド領域を有し、このフィールド領域をよぎる貫通電極が形成される半導体装置において、貫通電極の側壁に生じるノッチの発生を確実に防止することにより、品質および信頼性の安定性を図る。
【解決手段】
複数の能動素子が形成されているアクティブ領域と、アクティブ領域以外のフィールド領域とを有する半導体基板と、能動素子のいずれかに電気的に接続された少なくとも1つの電極パッドと、を含む。半導体基板の裏面からフィールド領域を経由して電極パッドに電気的に接続された少なくとも1つの貫通電極が形成される。フィールド領域は、半導体基板に絶縁膜を形成することにより得られる絶縁領域と絶縁領域内に半導体基板の基材を残すことにより得られるダミー部が設けられている。貫通電極の外縁が絶縁領域とダミー部との界面と交差しない位置にダミー部を設ける。 (もっと読む)


【課題】電気絶縁性に優れる均一な絶縁性被膜を有する構造体及びその製造方法、絶縁性被膜を形成することができる樹脂組成物並びに電子部品を提供する。
【解決手段】本発明の絶縁性被膜を有する構造体の製造方法は、孔部を有する基板に、溶剤を塗布する工程と、樹脂組成物を、この樹脂組成物が孔部内の溶剤と接触するように、基板に塗布する工程と、塗膜を乾燥し、孔部の内壁面及び底面のうちの少なくとも内壁面に樹脂成分を含む被膜117、118、119を形成する工程と、孔部の内壁面及び底面を含む基板の全表面に形成されている被膜を加熱し、樹脂成分の硬化物を含む絶縁性被膜217、218、219とする加熱硬化工程と、基板の表面に形成されている絶縁性被膜219及び基板の孔部の底面に形成されている絶縁性被膜218を除去し、孔部の内壁面に形成されている絶縁性被膜217を残存させる表底面側絶縁性被膜除去工程と、を備える。 (もっと読む)


【課題】貫通電極と導電パターンの間で接続不良が生じることを抑制できる半導体装置を提供する。
【解決手段】この半導体装置は、基板100、層間絶縁膜260、導電パターンの一例である配線342、貫通電極440、及び接続端子の一例であるバンプ900を備える。層間絶縁膜260は、基板100の表面より上に位置している。配線342は、第1の層間絶縁膜260の表面に位置している。貫通電極440は、基板100の裏面から層間絶縁膜260の表面まで貫通しており、一端が配線342に接続している。バンプ900は基板100の裏面側に設けられ、貫通電極440の他端に接続している。 (もっと読む)


【課題】半導体基板に設けられる貫通口により露出された電極層のクラック発生を抑制した半導体装置及びその製造方法を提供すること。
【解決手段】貫通ビア22の開口径がパッシベーション膜16の開口部16Aの開口径よりも大きく、且つ貫通ビア22の開口縁がパッシベーション膜16の開口部16Aの開口縁よりも外側に位置するように、貫通ビア22及びパッシベーション膜16の開口部16Aを配設する。又は、貫通ビア22の開口縁がパッシベーション膜16の開口部16Aの開口縁(パッド電極14と接する個所の開口縁)とは重ならない位置となるように、貫通ビア22及びパッシベーション膜16の開口部16Aを配設する。 (もっと読む)


【課題】チップ欠け等を防止し、製造工程数をそれほど増加させずに低コストで、製造効率及び信頼性の高い貫通配線付き半導体チップを得る。
【解決手段】貫通配線付き半導体チップの製造方法では、先ず、ウェハである基板20の表面側に素子配線層21を形成し、開口部を有する保護層22によって素子配線層21上を被覆する。前記開口部上にバンプ23を形成し、基板表面側のダイシングライン上を所定の深さでダイシングして溝24を形成する。基板表面側に支持基板25を貼着し、基板裏面側を所定の厚さだけ研削し、エッチングにより、素子配線層21の所定の位置に繋がる貫通孔26を形成した後、基板裏面側から貫通孔26内に貫通配線28を形成する。基板裏面側にダイシングテープ29を貼着した後に支持基板25を剥離する。その後、溝24の箇所を分離し、基板20を半導体チップに個片化する。 (もっと読む)


【課題】小型で配線抵抗が小さい半導体装置及びその製造方法を提供する。
【解決手段】半導体基板29の領域HRの上層部分に横型のMOSFETからなるハイサイド・トランジスタHQを形成すると共に、領域LRに縦型のMOSFETからなるローサイド・トランジスタLQを形成する。次に、ハイサイド・トランジスタHQのソース領域(n型領域26)を貫通し、ローサイド・トランジスタLQのドレイン領域(n型基板21)に相当する深さまで到達する接続部材42を形成し、半導体基板29の下面を研削して接続部材42を露出させ、半導体基板29の下面上に、接続部材42及びローサイド・トランジスタLQのドレイン領域(n型基板21)の双方に接続された裏面電極40を形成する。これにより、半導体チップ20が作製される。この半導体チップ20は、DC−DCコンバータの出力回路を構成する。 (もっと読む)


【課題】電解複合研磨を用いたオーバー研磨において、配線溝中の金属膜が電解液中に溶出することを防止できる半導体装置の製造方法を提供する。
【解決手段】半導体基板上の層間絶縁膜に形成された配線溝及び層間絶縁膜全面にバリアメタル膜を形成する工程(a)と、この工程(a)の後に、前記バリアメタル膜上に金属膜を堆積する工程(b)とを有している。そして、この工程(b)の後に、前記金属膜の膜厚を減少させるとともに、前記配線溝に埋め込まれた金属膜と前記層間絶縁膜上に堆積した金属膜との分離を行う工程(c)を有する。これにより配線溝の内外でこの金属膜が電気的に導通することがなくなり、後に行う電解複合研磨において、配線溝中の金属膜が電解液中に溶出することを防止できる。 (もっと読む)


【課題】ガラス基板の表面に薄膜の導電性パターンを形成することができる導電性パターンの形成方法の提供。
【解決手段】基板100上に導電性パターン110を形成する工程と、導電性パターン110が形成された基板100を、基板100の表面が軟化を生じる温度まで加熱し、上方から押圧部材120を導電性パターン110に押し付けて、導電性パターン110を基板100の表面に押し込む工程と、を備える。 (もっと読む)


【課題】半導体装置のチップサイズの拡大を抑制する。
【解決手段】上下の配線層5間における層間絶縁膜6に設けられ、それぞれを接続する回路用Via7と、電極パッド4下の層間絶縁膜6に設けられ、一方が電極パッド4と接続された平面リング状の保護用Via9と、保護用Via9の他方のみと接続された配線層5から構成される保護用配線層10と、保護用配線層10の下方の半導体基板の主面に設けられた半導体素子とを有している。表面が露出した電極パッド4の下部を保護用Via9および保護用配線層10で囲み、保護用Via9の幅xが回路用Via7の幅y以上である。 (もっと読む)


【課題】本発明は、半導体基板の一方の面に形成されると共に、半導体基板と絶縁されたパッドと、パッドと対向する部分の半導体基板に形成され、一方の端部がパッドと接続されると共に、半導体基板と絶縁された貫通電極とを有する基板の製造方法に関し、基板の歩留まりを向上させることのできる基板の製造方法を提供することを課題とする。
【解決手段】半導体基板41にパッド32の母材となる金属膜43を形成し、次いで、パッド32の形成領域に対応する部分の金属膜43と対向する半導体基板41に貫通孔31を形成し、その後、貫通孔31に貫通電極17を形成し、次いで、半導体基板41に貫通電極17の側面を露出する貫通部49を形成し、次いで、少なくとも貫通部49を絶縁材で充填して絶縁部材16を形成し、その後、金属膜43をパターニングしてパッド32を形成する。 (もっと読む)


【課題】ディッシングやエロージョンなどの過剰研磨を防止しつつ、コンタクトプラグや配線形成領域以外の導電膜を迅速に除去することができる電解複合研磨方法を提供する。
【解決手段】電圧を高める工程では、接触面圧を0とした状態で、電圧を高めた場合に、電流密度が増加から減少に転じる第1変化点C電圧を閾値電圧とし、バリア膜を露出させた領域における電圧が、閾値電圧を超えるように、電圧を高めることを特徴とする。 (もっと読む)


本明細書には概して半導体デバイスにおける電気漏れ特性の改善及びエレクトロマイグレーションの抑制を行う方法が記載されている。
(もっと読む)


【課題】微細径で且つ高アスペクト比の貫通配線を有するマイクロデバイス用基板及びその製造方法並びにマイクロデバイス及びその製造方法を提供する。
【解決手段】基板本体31と、この基板本体31を厚さ方向に貫通する貫通孔32と、この貫通孔32内に埋め込まれ且つIV族元素と該IV族元素との化合物を形成する金属との化合物を含む貫通配線37とを具備することを特徴とするマイクロデバイス用基板にある。 (もっと読む)


【課題】 切削量の要求精度より大きい厚さばらつきを有する半導体基板に対し、切削量の要求精度を満足する切削加工により金属膜をパターニングして金属電極を形成する半導体装置の金属電極形成方法を実現する。
【解決手段】 平面だしされた基準面26aを有する平坦化ステージ26を用意し、基準面26aが表面吸着ステージ25の吸着面25aと平行になるように配置する。基準面26aと裏面11bとからなる間隙に、充填材を充填、硬化させて、下面が平坦な平坦部16を形成する。半導体基板11から表面吸着ステージ25及び平坦化ステージ26を取り外し、平坦部16において半導体基板11を裏面吸着ステージ27に吸着固定する。裏面吸着ステージ27と平行に設定された切削面に沿ってバイト31により金属膜14の表面から切削加工を行い、金属膜14をパターニングして金属電極15を形成する。 (もっと読む)


【課題】 切削量の要求精度より大きい厚さばらつきを有する半導体基板に対し、切削量の要求精度を満足する切削加工により金属膜をパターニングして金属電極を形成する半導体装置の金属電極形成方法を実現する。
【解決手段】 吸着ステージ21bに吸着固定されることにより裏面11bの形状を反映して表面部11cの凹凸差が増大した半導体基板11について、表面部11cの表面形状データを取得し、この表面形状データに基づいて、圧電アクチュエータ24aにより半導体基板11に変位を与えて、切削面Pと表面部11cとの距離が切削加工の要求精度内になるように変形させる。そして、半導体基板11を吸着ステージ21bに吸着固定したまま切削面Pにおいて切削加工を行うことにより、金属膜14のうち開口部13aの内部に形成された部分のみを残すようにパターニングされた金属電極15を形成する。 (もっと読む)


【課題】貫通電極又は回路パターンの凝固収縮に起因する問題を解決しえる基板配線用導電性組成物、回路基板、及び、電子デバイスを提供すること。
【解決手段】50wt%以上のビスマス(Bi)と、30wt%以下のインジウム(In)と、30wt%以下の錫(Sn)と、1〜5wt%の範囲で選択された銅(Cu)とを含有する導電性組成物によって、貫通電極3及び回路パターン2を形成する。Biの体積膨張特性を利用することにより、課題を解決することができる。 (もっと読む)


【課題】ウエーハの厚さを薄く形成してもデバイスの品質を確保することができるとともに、デバイスに埋設された電極をウエーハの裏面から突出させることができるウエーハの加工方法を提供する。
【解決手段】ストリートに沿ってデバイス22の仕上がり厚さに相当する深さの分割溝201を形成する分割溝形成工程と、デバイス領域220と外周余剰領域230との境界部に沿ってデバイスの仕上がり厚さに相当する深さの環状溝202を形成する環状溝形成工程と、ウエーハの表面に保護部材4を貼着する保護部材貼着工程と、ウエーハの基板におけるデバイス領域に対応する裏面を研削して、ウエーハの基板の裏面に分割溝および環状溝を露出せしめるとともに、外周余剰領域に対応する領域に環状の補強部230bを形成する裏面研削工程と、ウエーハの基板の裏面をエッチングして、基板の裏面から電極222を突出せしめる裏面エッチング工程とを含む。 (もっと読む)


【課題】 半導体光検出素子の表裏を貫通する電極用孔を形成することなく、表裏を電気的に接続し、高密度に配置可能な半導体光検出素子及びその製造方法を提供する。
【解決手段】 一方の面に正及び負の電極6,7を備え、他方の面を光入射面とする半導体光検出素子1であって、一方の面の正負の電極のいずれかと電気的に接続し、素子の少なくとも1つの側面において、他方の面に向かって中途まで形成された1つの導電層81と、他方の面側の半導体層と電気的に接続し、1つの側面と隣接する少なくとも1つの他の側面において、一方の面に向かって中途まで形成された1つの他の導電層82とを有し、1つの側面と1つの他の側面との間の隅部において、1つの導電層81と1つの他の導電層82とが直接接続していることを特徴とする。 (もっと読む)


【課題】レイアウトパターンにおける実回路パターンとダミーパターンとの混在に起因したデザインルール・チェック時の擬似エラーの発生を解消して、実回路パターンに対する正確で信頼性の高いデザインルール・チェックを行うことを可能とした半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法を提供する。
【解決手段】仕上レイアウトパターンのうちから実回路パターンを識別する実回路パターン識別部41と、その実回路パターンのデータを実回路パターンデータ専用レイヤに振り分けると共に、その他のパターンのデータについては別のレイヤに振り分けるレイヤ変更部42と、実回路パターンデータ専用レイヤに振り分けられたデータに対して所定の設計ルールを満たすか否かを照合確認するDRCを行って、その結果を生成するDRC実行部70と、DRC実行部70によるチェック結果を出力するデータ出力部200とを備えている。 (もっと読む)


【課題】裏面に再配線層を備えた半導体チップ等のデバイス製造過程において、デバイスに個片化される前の薄いウェーハの剛性を確保する。また、ウェーハの段階で、チップの裏面に再配線層を好適に形成する。
【解決手段】ウェーハ1の裏面の、半導体チップ3が形成されたデバイス形成領域4に対応する領域のみを、研削およびエッチングによって薄化し、裏面に凹部11を形成する。凹部11の周囲の環状凸部12によってウェーハ1の剛性を確保し、裏面側再配線層40を形成する工程への移送時のハンドリングを安全、かつ容易に行えるものとする。 (もっと読む)


41 - 60 / 158