【課題】半導体装置の製造方法において、コンタクトプラグが形成されるセル部と、前記コンタクトプラグが形成されない周辺回路部とを平坦化できる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に最上部が第１の絶縁膜からなる配線層を形成する工程と、
前記半導体基板と前記配線層とを被う第２の絶縁膜を形成する工程と、前記第２の絶縁膜の所定の領域をエッチングし、前記配線層と前記半導体基板とを露出させる開口部を形成する工程と、前記開口部内と前記第２の絶縁膜上とに導電膜を形成する工程と、前記第１の絶縁膜の研磨速度が前記導電膜に対する研磨速度よりも大きい選択比を有し、前記第２の絶縁膜の研磨速度が前記導電膜に対する研磨速度よりも大きい選択比を有する条件で、前記第２の絶縁膜と前記導電膜とを前記第１の絶縁膜が露出するようＣＭＰ法で除去し、コンタクトプラグを形成する工程を有する半導体装置の製造方法。 （もっと読む）

【課題】層間絶縁膜のコンタクトホールの内部にコンタクト用導電膜および埋め込み膜を設けた場合でも、コンタクトホールの外部で画素電極とコンタクト用導電膜とを確実に導通させることができる電気光学装置の製造方法を提供すること。
【解決手段】電気光学装置１００を製造するにあたって、層間絶縁膜４５上にコンタクトホール４５ａの底部４５ｅおよび内壁４５ｆに重なるコンタクト用導電膜９０をＩＴＯ膜により形成した後、コンタクトホール４５ａの内部を埋める埋め込み膜４８をシリコン酸化膜により形成し、その後、埋め込み膜４８に対して反応性イオンエッチングを行い、コンタクト用導電膜９０を露出させる。また、コンタクトホール４５ａの内部には埋め込み膜４８を残す。その際、埋め込み膜４８とコンタクト用導電膜９０とのエッチング選択比を利用して埋め込み膜４８を選択的に除去してコンタクト用導電膜９０を露出させる。 （もっと読む）

【課題】ＣＭＰ法により、金属膜を研磨して、層間絶縁膜に設けられた開口部内に導体パターンを形成する際、リセス、ディッシング、及びエロージョンを抑制可能な半導体装置の製造方法を提供する。
【解決手段】ＣＭＰ法により、層間絶縁膜１４の上面よりも上方に形成された金属膜１９及びバリア膜１８を除去することで、開口部内に、バリア膜１８及び金属膜１９よりなる導体パターンを形成する研磨工程と、を有し、該研磨工程では、層間絶縁膜１４の上面が露出する前に、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことで、導体パターンを形成する。 （もっと読む）

【課題】基板表面を腐食することなく微粒子付着による汚染、有機物汚染及び金属汚染を同時に除去することができ、しかも水リンス性も良好で、短時間で基板表面を高清浄化することができる半導体デバイス用基板洗浄液を提供する。
【解決手段】
半導体デバイス製造における化学的機械的研磨工程の後に行われる、半導体デバイス用基板の洗浄工程に用いられる洗浄液であって、以下の成分（Ａ）〜（Ｄ）を含有してなる半導体デバイス用基板洗浄液。
（Ａ）有機酸
（Ｂ）スルホン酸型アニオン性界面活性剤
（Ｃ）ポリビニルピロリドン及びポリエチレンオキシド−ポリプロピレンオキシドブロック共重合体から選ばれる少なくとも１種の高分子凝集剤
（Ｄ）水 （もっと読む）

【課題】半導体装置の信頼性を向上させる。
【解決手段】複数のゲート電極３ｂを覆うように窒化シリコン膜（第１絶縁膜）５を形成した後、オゾンＴＥＯＳ膜（第１酸化シリコン膜）６、プラズマＴＥＯＳ膜（第２酸化シリコン膜）を順次積層する。ここで、オゾンＴＥＯＳ膜６を積層後、プラズマＴＥＯＳ膜を積層する前に、窒化シリコン膜５をＣＭＰストッパ膜として、ＣＭＰ法により研磨する。これにより、プラズマＴＥＯＳ膜の膜厚を均一化させることができるので、半導体装置の信頼性を向上させることができる。 （もっと読む）

【課題】半導体集積回路の高集積化と機能素子の高性能化とを同時に実現する。
【解決手段】実施形態に係わる半導体装置は、半導体基板１の表面領域に配置されるスイッチ素子３，４と、下面がスイッチ素子３，４に接続されるコンタクトプラグ６と、コンタクトプラグ６の上面の直上に配置される機能素子７とを備える。コンタクトプラグ６の上面の最大表面粗さは、０．２ｎｍ以下である。 （もっと読む）

【課題】キャパシタの誘電体膜を構成する強誘電体又は高誘電体の結晶性が良好であり、キャパシタのスイッチング電荷量が高く、低電圧動作が可能で信頼性が高い半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１１０にトランジスタＴ１、Ｔ２を形成した後、ストッパ層１２０及び層間絶縁膜１２１を形成する。そして、層間絶縁膜１２１にコンタクトホールを形成し、層間絶縁膜１２１上に銅膜を形成してコンタクトホール内に銅を埋め込む。その後、低圧ＣＭＰ研磨又はＥＣＭＰ研磨により層間絶縁膜１２１上の銅膜を除去して表面を平坦化し、プラグ１２４ａ，１２４ｂを形成する。次いで、バリアメタル１２５、下部電極１２６ａ、強誘電体膜１２７及び上部電極１２８ａを形成する。このようにして、強誘電体キャパシタ１３０を有する半導体装置（ＦｅＲＡＭ）が形成される。 （もっと読む）

【課題】誘電率の低い絶縁膜であって、半導体装置の製造においてＣＭＰ法により当該絶縁膜上の膜を好適に除去することができるとともに、キャップ層を備えておらず、かつ、信頼性に優れた半導体装置の製造に好適に用いることができる絶縁膜を提供すること。
【解決手段】本発明の絶縁膜は、分子内に、アダマンタン型のかご型構造を含む部分構造と、重合反応に寄与する重合性反応基とを有する重合性化合物および／または当該重合性化合物が部分的に重合した重合体を含む組成物を用いて形成された絶縁膜であって、０．０３〜２０μｍの膜厚を有し、ナノインデンターを用いて、膜厚の２分の１以上の最大押し込み深さにおいて、弾性率測定変位を膜厚の１０分の１とする測定から求められる弾性率が、４．０ＧＰａ以上であることを特徴とする。 （もっと読む）

【課題】低誘電率の絶縁膜を備える一方で、当該絶縁膜上に選択的に設けられたキャップ層を備えておらず、信頼性に優れた半導体装置を効率よくかつ確実に製造することができる製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、分子内に、アダマンタン型のかご型構造を含む部分構造と、重合反応に寄与する重合性反応基とを有する重合性化合物および／または当該重合性化合物が部分的に重合した重合体を含む組成物を用いて、膜厚の２分の１以上の最大押し込み深さにおいて、弾性率測定変位を膜厚の１０分の１とする、ナノインデンターを用いた測定から求められる弾性率が、４．０ＧＰａ以上である絶縁膜を形成する工程を有する一方で、絶縁膜上にキャップ層を形成する工程を有していない。 （もっと読む）

【課題】配線間のショートを抑制すること。
【解決手段】半導体基板１０上に第１絶縁膜２０を形成する工程と、前記第１絶縁膜の上面を研磨する工程と、研磨された前記第１絶縁膜に接続３０孔を形成する工程と、前記接続孔の内面および前記第１絶縁膜上に前記第１導電層３２を形成する工程と、前記接続孔内の前記第１導電層上に第２導電層３４を形成する工程と、前記第１絶縁膜上の前記第１導電層を研磨し前記第１絶縁膜の上面を露出させる工程と、前記第２導電層のエッチングレートより前記第１導電層のエッチングレートが大きいエッチャントを用い、前記接続孔内上部の前記第１導電層をエッチングする工程と、前記絶縁膜上に配線層５０を形成する工程と、を含む半導体装置の製造方法。 （もっと読む）

【課題】ＣＭＰの処理時間を短縮する。
【解決手段】基板製造方法は、基板上に絶縁層を形成する工程と、絶縁層上に第１のマスクを形成する工程と、第１のマスクを介して絶縁層をエッチングすることにより絶縁層に溝を形成する工程と、第１のマスクを除去する工程と、絶縁層上及び溝の表面に第１の金属層を形成する工程と、溝の内部及び上方に第２のマスクを形成する工程と、第１の金属層上及び第２のマスクの表面に第２の金属層を形成する工程と、第２のマスク及び第２のマスクの表面に形成された第２の金属層を除去する工程と、溝の上方が開口された第３のマスクを第２の金属層上に形成する工程と、溝の内部及び上方に第３の金属層を電界めっきにより形成する工程と、第３のマスクを除去する工程と、第３の金属層を化学機械研磨により平坦化する工程と、を備える。 （もっと読む）

【課題】研磨パッドを用いず、さらに砥粒を用いないスラリー液による絶縁膜への金属の平坦化埋め込み方法を提供する。
【解決手段】スラリー液に微細気泡（マイクロバブル）を分散させ、微細気泡の平均直径より微細な寸法のパターンを形成した基板に金属膜を堆積させ、微細気泡を分散したスラリー液に金属膜を堆積した基板を浸漬することにより、堆積した金属膜のうち凹部のものを残留させ、絶縁膜への金属の平坦化埋め込みを行う。 （もっと読む）

【課題】プラグの上面の形状を工夫することにより、半導体装置の電気的特性において、信頼性の向上を図ることができる技術を提供する。
【解決手段】本願発明におけるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した上に凸のドーム形状をしている。つまり、プラグＰＬＧは、上面が上に凸のドーム形状となっており、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。 （もっと読む）

【課題】本発明は、固体撮像装置に含まれる配線層間の絶縁膜の平坦性の向上に有利な技術を提供することを目的とする。
【解決手段】半導体基板上に、第１の配線層の導電パターンと、当該導電パターンの上部を覆う絶縁性を有する第１の研磨停止層とを形成する第１の形成工程と、第１の研磨停止層が形成された半導体基板上に層間絶縁層を形成する工程と、層間絶縁層の上に、半導体基板の少なくとも受光領域を覆うように絶縁性を有する第２の研磨停止層を形成する第２の形成工程と、導電パターンの上部を覆う第１の研磨停止層が少なくとも露出し、且つ受光領域を覆う第２の研磨停止層の少なくとも表面が研磨されるまで、第２の研磨停止層が形成された半導体基板の上側表面を平坦化するように研磨する研磨工程と、研磨された半導体基板に、第２の配線層の導電パターンを形成する工程とを含むことを特徴とする固体撮像装置の製造方法が提供される。 （もっと読む）

【課題】比誘電率が小さい層間絶縁膜に形成された配線の配線密集部に生じるエロージョンを抑制して、比誘電率が小さい層間絶縁膜の露出を防止できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成されたＥＬＫ膜１２と、該ＥＬＫ膜１２の上に形成されたＳｉＮ膜１３と、ＥＬＫ膜１２及びＳｉＮ膜１３に形成され、実質的に同一の高さに配置された複数の配線１６とを有している。複数の配線１６は、単位面積当たりの配線占有率である第１の配線面積率を持つ配線非密集部Ａと、第１の配線面積率よりも高い第２の配線面積率を持つ配線密集部Ｂとを有し、ＳｉＮ膜１３における配線密集部Ｂの上面の高さは、ＳｉＮ膜１３における配線非密集部Ａの上面の高さよりも低い。 （もっと読む）

【課題】 二酸化珪素を主体とする層間絶縁膜とｌｏｗ−ｋ膜を、共に高速に研磨でき、更には、研磨傷が少なくできる研磨方法を提供する。
【解決手段】 表面に凹部及び凸部を有する層間絶縁膜と、この層間絶縁膜を被覆するバリア層と、前記凹部を充填し、バリア層を被覆する導電性物質層とを有する基板の研磨方法において、導電性物質層を研磨して前記凸部のバリア層を露出させる第１の化学機械研磨工程の後に、基板をショア硬度（Ｄスケール）で４０以上のハードタイプパッド上に押圧した状態で、ＣＭＰ用研磨液を供給しながら研磨定盤と基板とを相対的に動かすことによって、バリア層と凹部の導電性物質層と層間絶縁膜とを研磨し、更にショア硬度（Ｄスケール）で４０未満のソフトタイプパッド上に押圧した状態で、上述のＣＭＰ用研磨液と同一組成のＣＭＰ用研磨液を供給しながら研磨定盤と基板とを相対的に動かすことによって、導電性物質層と層間絶縁膜を研磨する第２の化学機械研磨工程を行う研磨方法。 （もっと読む）

【課題】配線抵抗の面内ばらつきを低減することが可能な半導体装置の製造方法を提供する。
【解決手段】低誘電率膜１０１上にキャップ絶縁膜１０２を形成し、キャップ絶縁膜および低誘電率膜の上部をエッチングして、配線層１０５ａを形成する領域にキャップ絶縁膜を貫通して低誘電率膜にトレンチ１０３を形成する。トレンチ内およびキャップ絶縁膜上に、バリアメタル膜１０４と導電性材料を成膜する。バリアメタル膜をストッパとして導電性材料を第１のＣＭＰにより平坦化する。次に、導電性材料に対する濡れ性が低誘電率膜に対する濡れ性よりも高いスラリーを用いた第２のＣＭＰにより、導電体層、バリアメタル膜およびキャップ絶縁膜を研磨する。このとき、キャップ絶縁膜は途中まで研磨する。残ったキャップ絶縁膜をエッチング除去する。この後、バリア膜、層間絶縁膜を形成する。 （もっと読む）

【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【課題】金属キャップの横方向の成長を無くし、その選択的成長を良好に調整することが可能な配線構造の製造方法を提供する。
【解決手段】本発明の製造方法は、誘電体層30にダマシン構造を形成する工程と、導体50’として銅または銅合金によりダマシン構造を充填する工程と、導体50’の上表面を誘電体層30の上表面よりも低くするために、硝酸，次亜塩酸，或いはクロム酸からなる酸性の環境内で行われる洗浄処理により、導体50’の表面を陥凹させる工程と、導体50’の表面を陥凹させた後に、金属コバルト，コバルトタングステン，コバルトタングステンリン化物またはコバルトタングステンホウ化物からなるコバルト含有キャップ54を、凹んだ導体50’上に選択的成長によって形成する工程と、コバルト含有キャップ54と誘電体層30を覆ってエッチング停止層56を形成する工程と、からなる。 （もっと読む）

【課題】埋め込み金属配線の形成時に、イン-サイチュウ(in-situ)で平坦化を行うことができ、層間絶縁膜形成の回数を減らし、製造工程にかかる時間及び費用を減らすことができる半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上の第１の層間絶縁膜１０２にコンタクトプラグ１０４を形成する。第１の層間絶縁膜及びコンタクトプラグの上部にエッチング停止膜１０６ａ及びハードマスクパターンを形成する。ハードマスクパターンに沿ってエッチング停止膜をパターニングし、露出された第１の層間絶縁膜及びコンタクトプラグをエッチングしてコンタクトプラグの上部の第１の層間絶縁膜にトレンチを形成する。金属膜を形成後、エッチング停止膜までシリカ研磨剤とセリア研磨剤を混合したスラリーを用いて平坦化を行い、金属配線１１４ａを形成する。エッチング停止膜を除去し、第２の層間絶縁膜１１６を形成する。 （もっと読む）