【課題】埋め込みゲートを有する半導体素子に関し、ビットラインコンタクトと活性領域の接触面積を増加させビットラインコンタクトの高抵抗性フェイルを防止する。
【解決手段】ビットラインコンタクト１３６が活性領域１２０の上部面だけではなく側面とも接触されることにより、ビットラインコンタクトと活性領域の接触面積を増加させビットラインコンタクトの高抵抗性フェイルを防止する。 （もっと読む）

【課題】高温化下でも安定な高信頼性を有する配線を容易に精度良く形成する方法を提供する。
【解決手段】本発明の実施形態にかかる半導体装置の製造方法は、半導体基板上方に窒化チタンからなる第１の絶縁層を形成し、第１の絶縁層に複数の溝を形成し、溝の底面及び側壁下部を覆う部分が溝の側壁上部を覆う部分よりも厚くなるように、溝の底面及び側壁を覆うバリアメタルを形成し、溝のバリアメタル上に金属膜を埋め込み、複数の配線を形成し、第１の絶縁層を除去して、隣り合う複数の配線の間に配線に接するような空隙を形成し、複数の配線の上面に、金属又は酸化物からなるキャップ膜を形成し、複数の配線の上面及び側壁を覆うようにシリコンナイトライドカーバイド膜又は窒化ボロン膜からなる拡散防止膜を形成し、複数の配線の上面を覆い、且つ、複数の配線間に空隙が形成されるように、第２の絶縁層を形成する。 （もっと読む）

【課題】樹脂基板上に設けたボトムゲート型薄膜トランジスタにおいて、製造プロセスを簡略化することにより、高品質で低コストの薄膜トランジスタとその製造方法及び画像表示装置を提供することを目的とする。
【解決手段】ボトムゲート型の薄膜トランジスタは、樹脂基板と、樹脂基板の同一面上に設けられたゲート電極と絶縁性密着層と、ゲート電極と絶縁性密着層との上に設けられたゲート絶縁層とを、少なくとも備える。また、ゲート電極は、金属を含む。また、絶縁性密着層は、ゲート電極に含まれる金属のオキシ水酸化物を含むことを特徴とする。また、金属は、Ａｌを含む金属であり、ゲート電極の膜厚は、１０ｎｍ以上１００ｎｍ以下である。 （もっと読む）

【課題】半導体素子及びその形成方法に関し、工程マージンを向上させる。
【解決手段】半導体素子は、半導体基板１０に備えられるメインゲート２０及び素子分離構造、前記素子分離構造の上部に備えられる分離パターン４０及び前記分離パターンの両端に備えられるコンタクトプラグ５４を含む。格納電極コンタクトと活性領域との間のフルオーバーラップを提供し、食刻工程でのオーバーレイ問題を解消し、格納電極の食刻線幅を増加させる。 （もっと読む）

【課題】絶縁膜を貫通するコンタクトプラグの抵抗を改善させられる半導体素子及びその製造方法を提供する。
【解決手段】半導体基板上に形成された第１層間絶縁膜と、前記第１層間絶縁膜を貫通して形成されたコンタクトホールと、前記コンタクトホールの内部に形成されたコンタクトプラグと、前記コンタクトホール内で前記コンタクトプラグの上部側壁を部分的に覆うスペーサと、を含む。 （もっと読む）

【課題】半導体基板を貫通する基板貫通孔に埋め込まれた基板貫通電極と該半導体基板との間の絶縁膜に対してその絶縁性を高めることの可能な半導体装置を提供する。
【解決手段】第１シリコン基板１１と、前記第１シリコン基板１１に形成された第１多層配線層１２と、前記第１シリコン基板１１を貫通して前記第１多層配線層１２の内部に延びる基板貫通孔Ｈと、前記基板貫通孔Ｈ内に埋め込まれた基板貫通電極１８と、前記基板貫通孔Ｈの内周面と前記基板貫通電極１８の外周面とに挟まれた絶縁膜１７とを備え、前記絶縁膜１７が、金属元素の酸化ホウ化物膜であって、前記金属元素が、アルミニウム、チタン、バナジウム、ジルコニウム、ハフニウム、ベリリウム、及びマグネシウムのいずれか一つである。 （もっと読む）

【課題】金属コンタクトを安定に形成できる半導体装置の製造方法を提供する。
【解決手段】セル領域にストレージノードコンタクトプラグ１２を形成するステップと、第１の層間絶縁膜１７を形成するステップと、周辺領域の第１の層間絶縁膜上に第１のビットライン２０を形成するステップと、第２の層間絶縁膜２２を形成するステップと、周辺領域の第２の層間絶縁膜上に第１のビットラインと電気的に接続された第２のビットライン２５を形成するステップと、セル領域のストレージノードコンタクトプラグの上面を露出させるステップと、セル領域にストレージノードコンタクトプラグと接するキャパシタを形成するステップと、キャパシタが形成された基板の全面に第３の層間絶縁膜３１を形成するステップと、周辺領域の第３の層間絶縁膜を貫通して第２のビットラインに接する金属コンタクト３３を形成するステップとを含むことを特徴とする。 （もっと読む）

【課題】 相互接続ラインを形成するための新規な方法を提供する。
【解決手段】 細線相互接続部（６０）は基体（１０）の表面内又はその上に形成された半導体回路（４２）の上に位置する第１の誘電体層（１２）内に設けられる。パシベーション層（１８）は誘電体層の上に付着され、第２の厚い誘電体層（２０）はパシベーション層の表面上に形成される。厚くて幅広い相互接続ラインは第２の厚い誘電体層内に形成される。第１の誘電体層はまた、基体の表面上に付着されたパシベーション層の表面上に幅広くて厚い相互接続ネットワークを形成するように、省略することができる。 （もっと読む）

【課題】工程数の増大を抑制しつつ、チップ上に形成された再配線または突出電極の信頼性を向上させる。
【解決手段】配線２ｂおよびパッド電極２ａが形成された半導体基板と、半導体基板上に形成された応力緩和層４と、応力緩和層４上に合金シード膜５を形成した後、応力緩和層４と合金シード膜５とを熱処理にて反応させることで、応力緩和層４と合金シード膜５との間に反応性バリア絶縁膜６を形成する。再配線８または突出電極は合金シード膜５上に形成する。 （もっと読む）

【課題】露光装置の解像限界よりも微細な非周期的な部分を含むパターンを、露光装置を用いて形成する。
【解決手段】パターン形成方法は、ウエハＷ上に第１Ｌ＆Ｓパターン７１を形成し、第１Ｌ＆Ｓパターン７１を覆うように第１保護層４８、周期方向が直交する第２Ｌ＆Ｓパターン７８、及びフォトレジスト層６０を形成し、第２Ｌ＆Ｓパターン７８の一部と重なるように、フォトレジスト層６０に第１開口部６０Ａ，６０Ｂを有する第３パターンを形成し、第１開口部６０Ａ，６０Ｂを介して第１保護層４８に第２開口部４８Ａ，４８Ｂを形成し、第２開口部４８Ａ，４８Ｂを介して第１Ｌ＆Ｓパターン７１の一部を除去する。 （もっと読む）

【課題】高性能及び高機能で、高周波特性に優れ、コストダウンに有効な絶縁構造を持つ電子デバイス及びその製造方法を提供する。
【解決手段】半導体基板１は、その厚み方向に伸びる縦孔３０を有している。絶縁物充填層３は、縦孔３０内にその内周面を覆うように充填してなる環状層である。縦導体２は、絶縁物充填層３によって囲まれた領域２０内に充填された凝固金属体でなる。絶縁充填層３は、有機絶縁物又はガラスを主成分とする無機絶縁物と、ナノコンポジット構造のセラミックとを有する層である。ナノコンポジット構造のセラミックは、常温比抵抗が１０^１４Ω・ｃｍを超え、比誘電率が４〜９の範囲にある。 （もっと読む）

【課題】アクティブフィーチャの容量カップリングを低減する。
【解決手段】本発明は、研磨ダミーフィーチャパターンの無差別な配置ではなく、研磨ダミーフィーチャパターンの選択的な配置を使用する。トポグラフィ変化の低周波数（数百ミクロン以上）及び高周波数（１０ミクロン以下）の両方が検討された。研磨ダミーフィーチャパターンは半導体デバイス及び半導体デバイスの作製に使用される研磨条件に特に適合されている。集積回路をデザインする場合にはアクティブフィーチャの研磨効果が予測可能である。研磨ダミーフィーチャパターンが例図とに配置された後、局部的な（デバイスの全てではなく一部）レベルにおいて、及びさらに広域的なレベル（全デバイス、デバイスとは、レチクルフィールド、或いはさらにはウェハ全体に対応する）平坦性が検査される。 （もっと読む）

【課題】半導体処理システム（３２０）の前駆物質を生成する装置を提供する。
【解決手段】装置は、側壁（４０２）、上部、底部を有するキャニスタ（３００）を含んでいる。キャニスタ（３００）は、上の領域（４１８）と下の領域（４３４）を有する内容積（４３８）を画成している。一実施形態においては、装置は、更に、キャニスタ（３００）を部分的に取り囲んでいるヒータ（４３０）を含んでいる。ヒータ（４３０）によって、上の領域（４１８）と下の領域（４３４）間に温度勾配が生じる。また、精製ペンタキス(ジメチルアミド)タンタルから原子層堆積によってバリヤ層、例えば、窒化タンタルバリヤ層を形成する方法も特許請求される。 （もっと読む）

【課題】 デュアルダマシン法による配線構造の製造において、接続プラグ用のホールを通じて下層配線の表面に凹部をエッチング形成するとき、上層配線用の溝の底部が過剰エッチングされないようにする。
【解決手段】 ＴａＮなどからなり、接続プラグに対応する開口を有する導電性膜パターン１１２をＳｉＯＣなどからなる層間絶縁膜１１１と１１３との間に設けた後、配線溝１１４、ホール１１５を形成する。次にＴａＮ、Ｔａなどからなる積層導電性膜１１６を堆積し、ホール１１５の底部の積層導電性膜１１６を除去し、さらに下層配線を構成するＣｕ膜１０９を掘り込むエッチングを行う。このとき、導電性膜パターン１１２があるために配線溝１１４の底部の下にある層間絶縁膜１１１のエッチングを防止できる。その後、配線溝１１４およびホール１１５内にＣｕなどの導電性膜１１７を埋め込む。 （もっと読む）

【課題】低誘電率で、安定した絶縁性を示し、かつ、強度に優れ、膜厚や特性の不本意なばらつきが抑制された絶縁膜の形成に好適に用いることができる膜形成用組成物を提供すること。
【解決手段】本発明の膜形成用組成物は、分子内に、アダマンタン型のかご型構造を含む部分構造ａ１と、重合性の官能基とを有する重合性化合物および／または当該重合性化合物が部分的に重合した重合体を含むものであって、アセチレン結合を含むアセチレン系反応基を、分子内に複数個備えたオリゴアセチレン体を前記重合性化合物として含むとともに、前記オリゴアセチレン体が有する前記アセチレン系反応基の少なくとも一部が水素原子で置換された構造を有する水素化体を含み、前記重合性化合物が重合していない状態とした場合における、前記オリゴアセチレン体と前記水素化体の総モル数に対する、前記水素化体のモル分率が０．０１〜１０モル％であることを特徴とする。 （もっと読む）

【課題】フォトリソグラフィ時のフォトマスクの位置合わせを十分な精度で行うことが可能となる位置合わせ用の目合わせパターンを形成することを課題とする。
【解決手段】基板１上に第１絶縁層２を形成する工程と、第１絶縁層２に、１つ以上の接続孔４と、接続孔４よりも幅が広い位置合わせ用の目合わせパターンを形成するための目合わせ孔３と、を形成する工程と、第１絶縁層２の上に、接続孔４が金属で完全に埋まり、かつ、目合わせ孔３が金属で完全に埋まらないよう金属膜５を形成する工程と、金属膜５の上に、少なくとも目合わせ孔３が完全に埋まるように第１フォトレジスト膜６を形成する工程と、第１絶縁層２をストッパーとしてＣＭＰ処理を行うことで、第１フォトレジスト膜６及び金属膜５の一部を除去する工程と、を有する半導体装置の製造方法を提供する。 （もっと読む）

【課題】トランジスタのゲート電極上に第１の誘電体層を形成し、かつ金属層と接合したダマシン構造を形成する方法を提供する。
【解決手段】トランジスタのゲート電極上に第１の誘電体層を形成し、第１の誘電体層上にエッチストップ層を形成し、第１の誘電体層およびエッチストップ層を貫通する開口を形成し、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出し、開口内に、エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成して、トランジスタのＳ／Ｄ領域に接触させ、さらに金属層と接合したダマシン構造を形成する。 （もっと読む）

【課題】本発明は、埋込みビットラインの抵抗を減少させ高速動作に有利な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、ハードマスク膜をバリアとして半導体基板をエッチングし、複数の活性領域を画定するトレンチを形成するステップと、ハードマスク膜が突出部となるように前記トレンチ内部を一部ギャップフィルするギャップフィル膜を形成するステップと、突出部の両側側壁を覆うスペーサを形成するステップと、ドープドエッチング障壁膜をエッチングバリアとしてスペーサのうち何れか１つのスペーサを除去するステップと、残留するスペーサをエッチングバリアとして前記ギャップフィル膜をエッチングし、活性領域の一側側壁を露出させる側壁トレンチを形成するステップと、を含む。 （もっと読む）

集積回路に使用する銅線のための集積回路用相互接続構造およびこれを作る方法が提供される。Ｍｎ、Ｃｒ、またはＶ含有層が、線からの銅の拡散に対しバリアを形成し、それにより、絶縁体の早期絶縁破壊を防ぎ、銅によるトランジスタの劣化を保護する。また、Ｍｎ、Ｃｒ、またはＶ含有層は、銅と絶縁体の間の強い接着を促進し、その結果、製造と使用中のデバイスの機械的健全性を保ち、さらに、デバイスの使用中の銅のエレクトロマイグレーションによる故障を防ぎ、また、環境からの酸素または水による銅の腐食を防ぐ。このような集積回路の形成に関しては、本発明の特定の実施形態により、Ｍｎ、Ｃｒ、Ｖ、またはＣｏを銅表面上に選択的に堆積させ、一方で、絶縁体表面上のＭｎ、Ｃｒ、Ｖ、またはＣｏの堆積を減らす、または防ぎさえもする方法が提供される。また、Ｍｎ、Ｃｒ、またはＶ含有前駆物質およびヨウ素または臭素含有前駆物質を使った銅の触媒堆積も提供される。 （もっと読む）