説明

Fターム[5F033SS24]の内容

半導体集積回路装置の内部配線 (234,551) | 絶縁膜の成膜方法 (10,269) | 基板、導電膜からの変換 (952)

Fターム[5F033SS24]の下位に属するFターム

Fターム[5F033SS24]に分類される特許

1 - 5 / 5


【課題】可撓性を有する基板上に有機化合物を含む層を有する素子が設けられた半導体装置を歩留まり高く作製することを課題とする。
【解決手段】基板上に剥離層を形成し、剥離層上に、無機化合物層、第1の導電層、及び有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する第2の導電層を形成して素子形成層を形成し、第2の導電層上に第1の可撓性を有する基板を貼りあわせた後、剥離層と素子形成層とを剥す半導体装置の作製方法である。 (もっと読む)


【目的】多層配線の容量低減を図る半導体装置の製造方法或いは半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に犠牲膜を形成する犠牲膜形成工程(S104)と、犠牲膜上に絶縁膜を形成する絶縁膜形成工程(S106)と、犠牲膜と絶縁膜とに複数の第1の開口部を形成する第1の開口部形成工程(S108)と、複数の第1の開口部に導電性材料を堆積させる導電性材料堆積工程(S114)と、複数の第1の開口部に堆積した各導電性材料間の領域のうち、導電性材料のピッチが最小となる最小寸法領域とは異なる絶縁膜の所定の領域に第2の開口部を形成する第2の開口部形成工程(S116)と、第2の開口部を介して最小寸法領域に位置する犠牲膜を含む犠牲膜を除去する犠牲膜除去工程(S118)と、を備えたことを特徴とする。 (もっと読む)


【課題】基板に形成されたビアホールに、良好な埋設特性でメッキ法により導電材料を埋設して電子部品を製造する。
【解決手段】基板に形成された複数の貫通穴を塞ぐように設置される導電層を複数の領域に分割し、当該複数の領域の導電層に流れる電流を個別に制御して前記貫通穴に電解メッキ法により導電材料を埋設するメッキ工程と、前記導電材料に接続される導電パターンを形成する導電パターン形成工程と、を有することを特徴とする電子部品の製造方法。 (もっと読む)


【課題】インダクター、キャパシター及び抵抗を半導体基板上の配線に組み込んで、高密度実装を容易にすることが可能な半導体パッケージ及びその製造方法を提供する。
【解決手段】一主面に電極パッド11a及びパッシベーション膜12が形成されている半導体基板10と、半導体基板10を覆うように設けられた第1の絶縁膜20と、第1の絶縁膜20の上に設けられた再配線層30と、第1の絶縁膜20及び再配線層30を覆うように設けられた第2の絶縁膜40とを少なくとも有する半導体パッケージ1において、再配線層30にインダクター3及び抵抗4を形成するとともに、電極パッド11a上には下部電極2a/誘電体層2b/上部電極2cの3層構造からなるキャパシター2を形成し、該キャパシター2を第1の絶縁膜20に形成された開口部21aを通じて再配線層30と電気的に接続する。 (もっと読む)


【課題】 良好な素子特性を有する非線形素子を備え、もって高画質表示を可能にした電気光学装置を歩留まりよく製造する方法を提供する。
【解決手段】 基板上に、第1導電層と絶縁層と第2導電層とを積層してなる非線形素子と、該非線形素子から延出されたコンタクト部と、前記非線形素子およびコンタクト部を覆う層間絶縁膜と、前記コンタクト部と電気的に接続された画素電極とを具備した電気光学装置の製造方法であって、本線部106bとコンタクト部36を迂回する支線部106aとを有する金属膜106をパターン形成する工程と、前記金属膜106を陽極酸化処理することにより前記金属膜106上に酸化膜からなる絶縁層を形成する工程と、前記支線部106aの先端部を残して前記金属膜106を除去し、前記第1導電層および導電層を形成する工程と、前記絶縁層上に前記第2導電層およびコンタクト部36を形成する工程とを含む製造方法とした。 (もっと読む)


1 - 5 / 5