【課題】生産性を極端に落とすことなく、開口の形状悪化を抑止するエッチング方法を提供する。
【解決手段】半導体基板１上に絶縁層２を介して形成されたパッド電極３を被覆するように前記半導体基板１の表面に支持体５を接着する工程と、前記半導体基板１の裏面から前記パッド電極３の表面に到達するようにビアホールを形成する工程とを有するものにおいて、前記半導体基板１に対して前記絶縁層２が露出しない位置まで第１の開口を形成する第１のエッチング工程と、前記半導体基板１に対して前記絶縁層２が露出する位置まで第２の開口８を形成する第２のエッチング工程とを、全ての開口に対して行うと共に、前記第２のエッチング工程は前記第１のエッチング工程よりも前記半導体基板に印加される交流電圧の周波数を低くする。 （もっと読む）

【課題】配線とバリア膜との密着性の低下、エレクトロマイグレーション耐性の低下、及び工程数の増加を抑制しつつ、めっき膜の膜厚がウェハ中心部とウェハ周辺部で異なることを抑制できる半導体装置の製造方法を提供する。
【解決手段】絶縁膜１００に形成された溝１０２の側面及び底面に、添加元素を含む金属バリア膜１２０を形成する。次いで、金属バリア膜１２０上にシード膜１４２を形成し、さらにシード膜１４２をシードとしてめっき層（Ｃｕ膜１４４）を形成することにより、溝１０２内に金属膜１４０を埋め込む。次いで、金属バリア膜１２０及び金属膜１４０を熱処理することにより、金属バリア膜１２０と金属膜１４０の間に、金属バリア膜１２０を構成する金属、添加元素、及び金属膜１４０を構成する金属を含む合金層を形成し、かつ添加元素を金属膜１４０中に拡散させる工程とを備える。 （もっと読む）

【課題】Ｃｕ配線中のＭｎの残留量を減らすことができる、半導体装置の製造方法を提供する。
【解決手段】合金膜１８上に、ＳｉおよびＯを含む絶縁材料からなる犠牲層４１が積層される。犠牲層４１の積層後、熱処理が行われる。第２絶縁層６および犠牲層４１にＳｉおよびＯが含まれるので、熱処理が行われると、第２絶縁層６と合金膜１８との界面および合金膜１８と犠牲層４１との界面において、Ｓｉ、ＯおよびＭｎが結合し、それぞれＭｎＳｉＯからなる第２バリア膜１３および反応生成膜４２が形成される。合金膜１８に含まれるＭｎが反応生成膜４２の形成に使用されることにより、第２バリア膜１３の形成後、その第２バリア膜１３の形成に寄与せずに合金膜１８に残留するＭｎの量が減少する。そのため、合金膜１８上に積層されるＣｕ層２０に拡散するＭｎの量が減少する。よって、Ｃｕ層２０からなる第２Ｃｕ配線中のＭｎの残留量を減らすことができる。 （もっと読む）

【課題】プリ・メタル層間絶縁膜の構成法としては、オゾンＴＥＯＳによる酸化シリコン膜の埋め込み特性の良好なＣＶＤ酸化シリコン系絶縁膜を成膜後、高温リフローさせて平坦化した後、ＣＭＰスクラッチ耐性が良好なプラズマＴＥＯＳによる酸化シリコン膜を積層し、更にＣＭＰで平坦化することが考えられる。しかし、コンタクト・ホール形成プロセスにおいて、プリ・メタル層間絶縁膜中のクラックがコンタクト・ホール内に露出し、そこにバリア・メタルが入り込み、ショート不良の原因となることが明らかとなった。
【解決手段】本願発明はプリ・メタル工程において、エッチ・ストップ膜上にオゾンＴＥＯＳ膜を形成後、一旦、ゲート構造上のエッチ・ストップ膜が露出するようにオゾンＴＥＯＳ膜をエッチバックし、その後、残存オゾンＴＥＯＳ膜上にプラズマＴＥＯＳ膜を成膜し、このプラズマＴＥＯＳ膜をＣＭＰにより、平坦化するものである。 （もっと読む）

【課題】ＣＭＰによる平坦化時にディッシングや配線パターン剥離の発生を抑制して安定生産が可能で、ダミーパターン内における渦電流の発生に伴うインダクタンス素子のＱ値の低下を抑制可能な半導体装置を提供。
【解決手段】半導体装置１０は、基板と、この基板上に形成され化学的機械的研磨工程（以下ＣＭＰと称する）を制御するためのダミーパターン１６と、基板上に螺旋状に形成されたインダクタンス素子１５と、を有し、ダミーパターン１６Ｐが、それぞれ先端が鋭角の突起Ａｐを八つ有する多角形状の平面視形状を有するように形成されている。突起の先端を挟む両側の縁部に沿ってそれぞれ発生する渦電流は、向きが互い逆方向であるため相殺されて打ち消され、大きな渦電流とならない。また、縁部に沿って流れる渦電流の経路が長くなることにより抵抗が増加し、渦電流が流れる面積も減少するので、渦電流を抑制する。 （もっと読む）

【課題】 ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。 （もっと読む）

【課題】Ｃｕ配線中のＭｎの残留量を減らすことができる、半導体装置の製造方法を提供する。
【解決手段】第２バリア膜１３の形成後に、ＳｉＨ_４を含むガスを用いたＰＥＣＶＤ法により、Ｃｕ層２０上にＳｉおよびＯを含む絶縁材料からなる犠牲層２１が積層される。犠牲層２１にＳｉおよびＯが含まれるので、犠牲層２１の積層過程で、Ｃｕ層２０と犠牲層２１との界面にＭｎＳｉＯからなる反応生成膜２２が生じる。この反応生成膜２２の生成にＭｎが使用されることにより、Ｃｕ層２０に含まれるＭｎの量が減少する。よって、Ｃｕ層２０からなる第２Ｃｕ配線中のＭｎの残留量を減らすことができる。 （もっと読む）

【課題】
誘電率を低減したＳｉＣ膜を銅拡散防止膜として用いることのできる半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、−ＣＨ_２−結合が環状にＳｉの２つの結合手を接続し、残り２つのＳｉの結合手に官能基Ｒ１，Ｒ２がそれぞれ結合され、官能基Ｒ１、Ｒ２は酸素を含まず２重結合を含む、原料を用いて、半導体基板上方に、酸素を含まない第１のＳｉＣ膜を成膜し、第１のＳｉＣ膜上に第１絶縁膜を成膜して、第１のＳｉＣ膜及び第１絶縁膜を含む層間絶縁膜を形成し、層間絶縁膜に銅配線を埋め込み、銅配線を覆って、層間絶縁膜上に、第１のＳｉＣ膜と同じ原料を用いて第２のＳｉＣ膜を成膜する。 （もっと読む）

【課題】Ｃｕ系材料の特徴である低電気抵抗を維持しつつ、ガラス基板との密着性に優れた、表示装置用Ｃｕ合金膜を提供する。
【解決手段】基板上にて、ガラス基板と直接接触する表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上を合計で０．１〜１０．０原子％含有することを特徴とする。本発明は、前記表示装置用Ｃｕ合金膜が薄膜トランジスタに用いられている点に特徴を有する表示装置も含むものである。該表示装置としては、該薄膜トランジスタがボトムゲート型構造を有するものであって、前記表示装置用Ｃｕ合金膜が、該薄膜トランジスタのゲート電極および走査線に用いられ、ガラス基板に直接接触されている態様が好ましい。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにし、且つ、配線間でショートが発生しにくいようにする。
【解決手段】 銅からなる配線７の表面および銅からなる柱状電極１０の外周面には針状構造の酸化銅膜１１が設けられている。これにより、酸化銅膜１１が無い場合と比較して、エポキシ系樹脂等からなる封止膜１２が配線７の表面および柱状電極１０の外周面から剥離しにくいようにすることができる。また、酸化銅膜１１を形成する前に、配線７下以外の領域における導電性を有する変質層Ｃを完全に除去することにより、変質層Ｃに起因する配線７間でのショートの発生を確実に防止することができる。 （もっと読む）

【課題】 電気抵抗のさらなる低減化と基板表面に対する銅薄膜の密着性の確保との両方を高いレベルで達成することができ、かつスパッタリングプロセスで用いられる金属ターゲット材のコスト削減やそれを用いたスパッタリングプロセスを中心として全体的な製造プロセスのコスト低減を達成することを可能とした、銅配線基板の製造方法を提供する。
【解決手段】 本発明の銅配線基板の製造方法は、ガラスまたは石英からなる基板１の表面２に、例えばＡｒガスのような不活性ガスのプラズマ４を照射することで、その表面２に改質を施して、その基板１の表面２自体における純Ｃｕに対する密着性を向上させ、その基板１の表面２の直上に、銅薄膜３をスパッタリングによって形成することを特徴としている。 （もっと読む）

【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】シリコン基板１上に強誘電体キャパシタ３７を形成する際、下部電極膜２５の上に、アモルファス又は微結晶の酸化導電膜２６を形成する。酸化導電膜２６を熱処理により結晶化した後、強誘電体膜２７の初期層２７Ａの形成時に酸化導電膜２６を還元することにより、結晶粒が小さく且つ配向が整った第２の導電膜２６Ａを形成する。強誘電体膜２７は、ＭＯＣＶＤ法により形成し、その初期層２７Ａは第２の導電膜２６Ａの結晶配向に倣って成長する。これにより、強誘電体膜２７の表面モフォロジが良好になる。 （もっと読む）

【課題】半導体装置の信頼性を向上させることができる製造方法を提供する。
【解決手段】半導体基板１に形成される半導体素子を覆う絶縁膜１１が、埋め込み特性が良好とされる熱ＣＶＤ法等によって形成される。その絶縁膜１１を覆うように、耐湿性に優れているとされるプラズマＣＶＤ法によって絶縁膜１４が形成される。その絶縁膜１１および絶縁膜１４を貫通するようにプラグ１３が形成される。さらに、その絶縁膜１４上に、誘電率が比較的低いＬｏｗ−ｋ膜からなる絶縁膜１６が形成され、その絶縁膜１６に、ダマシン技術によって、プラグ１３に電気的に接続される配線２０が形成される。 （もっと読む）

【課題】 外部からの荷重による絶縁膜の耐圧力を短時間かつ正確に評価することができる耐性評価用ウェハ及び耐性評価方法を提供するものである。
【解決手段】 耐性評価用ウェハ１００は、基板１上にｌｏｗ−ｋ絶縁膜２を介して対向して配設される一対の第１の配線３及び第２の配線４と、一対の配線のうち第１の配線３に第１のビア５を介して接続され、最上層に配設される第１の接続パッド６と、一対の配線のうち第２の配線４に第２のビア７を介して接続され、最上層に配設される第２の接続パッド８と、基板１に対して垂直な方向における第１の配線３及び第２の配線４の一部に重畳し、ｌｏｗ−ｋ絶縁膜２を介して最上層に電気的に浮遊状態で平面端子として複数配設され、所定の荷重で押圧される押圧パッド９と、を備えている。 （もっと読む）

【課題】溝を埋め尽くすように形成されるＣｕ層中のＭｎの残留量の増加を生じることなく、溝の側面上における合金膜の膜剥がれの発生を防止することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む絶縁材料からなる第２絶縁層６に、第２溝１１が形成される。次に、スパッタ法により、第２溝１１の内面に、ＣｕＭｎ合金からなる合金膜１８が被着される。この合金膜１８は、第２溝１１の内面に接する部分のＭｎ濃度が相対的に高く、その表層部分のＭｎ濃度が相対的に低くなるように形成される。次いで、合金膜１８上に、Ｃｕからなる第２配線１４が形成される。第２配線１４の形成後、熱処理により、第２配線と第２絶縁層６との間に、ＭｎＳｉＯからなる第２バリア膜１３が形成される。 （もっと読む）

【課題】バリア膜を良好に形成することができながら、Ｃｕ配線中のＭｎの残留量を低減することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む第２絶縁層６に、第２溝１１およびビアホール１２が形成された後、Ｍｎからなる金属膜１８が第２溝１１およびビアホール１２の側面および底面に被着される。次いで、金属膜１８中のＭｎと第２絶縁層６中のＳｉおよびＯとを結合させるための熱処理が行われる。この熱処理の結果、第２溝１１およびビアホール１２の内面上に、ＭｎＳｉＯからなるバリア膜が形成される。 （もっと読む）

【要 約】
【課題】剥離しない上部配線膜を形成する。
【解決手段】下部配線膜１１とコンタクトする部分や、ＳｉＮ層１２の表面に、インクジェット法によって錫又は亜鉛の微粒子が分散された第一の印刷液を塗布し、焼成して酸化錫と酸化亜鉛の少なくとも一方から成る無機接着膜１３を形成し、無機接着膜１３の表面にＡｇ微粒子が分散された第二の印刷液を塗布し、焼成して上部配線膜１４を形成する。無機接着膜１３は、下部配線膜１１表面のＭｏＮ層２３及びガラス基板１０上のＳｉＮ層１２と、上部配線膜１４と接着性が高いので、上部配線膜１４が剥離しない。 （もっと読む）

【課題】無駄を省いた状態で、所望とする微細なパターンに電着による膜が形成できるようにする。
【解決手段】まず、容器１５１内に電着液１５２を収容し、電着液１５２の中で、白金からなる対向電極１５３に基板１０１の金属パターン１０４形成面を対向させて配置する。この状態で、定電圧源１５４により、対向電極１５３に正電圧を印加し、シード層１０２に負電圧を印加する。ここで、金属パターン１０５に必要な配線を接続することで、シード層１０２に対する負電圧の印加を行う。このようなカチオン電着により、金属パターン１０４および金属パターン１０５の露出している面（上面）に、電着液１５２中の電着成分が付着（析出）し、電着絶縁膜１０６が形成される。 （もっと読む）

【課題】溝の側面上における金属膜の膜剥がれの発生を防止することができながら、Ｃｕ配線中のＭｎの残留量を低減させることができる、半導体装置の製造方法を提供する。
【解決手段】第１配線５上に、ＳｉおよびＯを含む第２絶縁層６が形成された後、第２絶縁層６に、第２溝１１およびビアホール１２が形成される。次に、スパッタ法により、溝の内面およびビアホールの内面に、ＭｎＯからなる金属膜１８が被着される。このとき、第２溝１１の内面およびビアホール１２の側面には、スパッタリングのエネルギーによって、金属膜１８中のＭｎＯが入り込み、ＭｎＳｉＯからなる第２バリア膜１３が形成される。そして、金属膜１８におけるビアホール１２の底面に形成された部分が除去された後、ビアホール１２にビア１５が埋設されるとともに、第２溝１１に第２配線１４が埋設される。 （もっと読む）

【課題】溝の側面上における合金膜の膜剥がれの発生を防止することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む絶縁材料からなる第２絶縁層６に、第２溝１１が形成され、第２溝１１と第１溝３とが対向する部分にビアホール１２が貫通形成された後、スパッタ法により、ＣｕＭｎ合金からなる合金膜１８が第２溝１１およびビアホール１２の側面および底面に被着される。そして、合金膜１８における第２溝１１の底面および第１配線５上に被着された部分が薄くされる。その後、合金膜１８上に、Ｃｕを主成分とする金属材料からなる第２配線１４が形成される。第２配線１４の形成後、熱処理により、第２配線と第２絶縁層６との間に、ＭｎＳｉＯからなる第２バリア膜１３が形成される。 （もっと読む）