【課題】電極と誘電体部との密着性を良好なものとすること。
【解決手段】本発明は、上部電極１８と、下部電極１４と、上部電極１８と下部電極１４との間に配置され、窒化シリコン又は酸化アルミニウムからなる第１の膜２２、第２の膜２４及び第３の膜２６を下部電極１４側から順に有し、第１の膜２２及び第３の膜２６は、第２の膜２４よりもシリコン組成比又はアルミニウム組成比が大きい誘電体部１６と、を備える容量素子である。 （もっと読む）

【課題】強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめとして、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題が解決された強誘電体ゲート薄膜トランジスターを提供する。
【解決手段】強誘電体ゲート薄膜トランジスター２０は、チャネル層２８と、チャネル層２８の導通状態を制御するゲート電極層２２と、チャネル層２８とゲート電極層２２との間に配置された強誘電体層からなるゲート絶縁層２５とを備え、ゲート絶縁層（強誘電体層）２５は、ＰＺＴ層２３と、ＢＬＴ層２４（Ｐｂ拡散防止層）とが積層された構造を有し、チャネル層２８（酸化物導電体層）は、ゲート絶縁層（強誘電体層）２５におけるＢＬＴ層（Ｐｂ拡散防止層）２４側の面に配置されている。 （もっと読む）

【課題】 本発明は、ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセスを提供する。
【解決手段】 ドープされた金属酸化物誘電体材料及びこの材料で作られた電子部品が明らかにされている。金属酸化物はＩＩＩ族又はＶ族金属酸化物（たとえば、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５またはＶ_２Ｏ_５）で、金属ドーパントはＩＶ族元素（Ｚｒ、Ｓｉ、ＴｉおよびＨｆ）である。金属酸化物は約０．１重量パーセントないし約３０重量パーセントのドーパントを含む。本発明のドープされた金属酸化物誘電体は、多くの異なる電子部品及びデバイス中で用いられる。たとえば、ドープされた金属酸化物誘電体は、ＭＯＳデバイスのゲート誘電体として用いられる。ドープされた金属酸化物誘電体はまた、フラッシュメモリデバイスのポリ間誘電体材料としても用いられる。 （もっと読む）

【課題】容量素子を有する半導体装置の性能を向上させる。
【解決手段】ＭＩＳＦＥＴ形成領域Ａ１の配線Ｍ１Ａと配線Ｍ２Ａとの間に位置する層間絶縁膜ＩＬ２Ａと、キャパシタ形成領域Ｂ１の導電膜Ｍ１Ｂと導電膜Ｍ２Ｂとの間に位置する層間絶縁膜ＩＬ２Ｂについて、層間絶縁膜ＩＬ２Ｂを、層間絶縁膜ＩＬ２Ａより誘電率の大きい膜[ε（ＩＬ２Ａ）＜ε（ＩＬ２Ｂ）]とする。また、導電膜Ｍ１Ｂと導電膜Ｍ２Ｂとは、層間絶縁膜ＩＬ２Ｂを介して対向し、導電膜Ｍ１Ｂには第１電位が印加され、導電膜Ｍ２Ｂには第１電位とは異なる第２電位が印加される。このように、縦方向に容量（Ｃｖ）を形成することで、耐圧劣化の問題を回避し、容量を構成する導電膜Ｍ１ＢとＭ２Ｂ間に高誘電率の絶縁膜を用いることで、容量を大きくする。 （もっと読む）

【課題】強誘電体層中の金属原子がシリコン層に拡散することを抑制または防止して、小型化および特性の向上を図ることができる構造のシリコン装置を提供する。
【解決手段】シリコン装置としてのインクジェットプリンタヘッド１は、シリコン基板２と、シリコン基板２上に形成された酸化シリコン層５Ｂと、酸化シリコン層５Ｂ上に形成された拡散防止膜７０と、拡散防止膜７０上に設けられた圧電素子６とを含む。シリコン基板２にはインク溜まりとしての加圧室６２が形成されており、その天面部の薄いシリコン層５Ａと酸化シリコン層５Ｂとが振動膜５を構成している。圧電素子６は、拡散防止膜７０に接する下部電極７と、下部電極７上に設けられた圧電体層８と、圧電体層８上に設けられた上部電極９とを含む。拡散防止膜７０は、圧電体層８中の金属原子の拡散を防ぐ。 （もっと読む）

【課題】高耐圧の能動素子を含む回路と低電圧で動作するロジック回路とが同一基板上に混載された半導体装置を低コストで実現する。
【解決手段】半導体装置が、ロジック回路５０と、能動素子回路とを具備している。ロジック回路５０は、半導体基板１に形成された半導体素子２を備えている。該能動素子回路は、半導体基板１の上方に形成された拡散絶縁膜７−１の上に形成された半導体層８−１、８−２を用いて形成されたトランジスタ２１−１、２１−２を備えている。この能動素子回路がロジック回路５０により制御される。 （もっと読む）

【課題】ＥＭＩフィルタが形成された半導体素子の小型化を図る。
【解決手段】本発明の実施形態のＥＭＩフィルタは、第１のダイオードＤ１、第１のキャパシタＣ１、及び抵抗体Ｒを備える。第１のダイオードは、第１の半導体層中に設けられ、上記第１の電極、上記第１の半導体層、その表面に形成されたｎ形の第２の半導体層２Ａ、及びその表面上に形成された第２の電極１１を有する。第１のキャパシタは、上記第１の半導体層１表面に形成され、上記第１の電極、上記第１の半導体層、その表面上に形成された第１の誘電体膜１０Ａ、及びその上に形成され第２の電極と電気的に接続された第３の電極１２を有する。抵抗体は、第１の半導体層上に形成され、第１のダイオードの第２の電極と電気的に接続された第４の電極１４を有する。 （もっと読む）

【課題】少ない工程数で生産性良く、アルミ酸化膜を誘電膜とする容量の大きいキャパシタを製造する。
【解決手段】キャパシタ１の製造方法は、Ａｌを含む第１電極３０を形成する工程と、第１電極３０を覆う層間絶縁膜４０を形成する工程と、層間絶縁膜４０において第１電極３０上の少なくとも一部に開口部４１を形成して、第１電極３０の表面の少なくとも一部を露出させる工程と、開口部４１内の第１電極３０の露出部３０Ａをアノードとして陽極酸化を実施して、酸化膜３１を形成する工程と、開口部４１内にプラグ６０を形成する工程と、プラグ６０上に第２電極７１を形成する工程とを有する。 （もっと読む）

【課題】本発明の目的は、特定の構造を有するポリシロキサン化合物を含有する高誘電率でありかつ絶縁性に優れた薄膜となる硬化性組成物に関するものである。本発明の硬化性組成物を硬化して得られる薄膜は、特に薄膜トランジスタのゲート絶縁膜やコンデンサ用材料として有用である。
【解決手段】アルケニル基を有する化合物（Ａ）および特定の構造を有するポリシロキサン化合物（Ｂ）からなるヒドロシリル化反応性を有する硬化性組成物であり、得られる硬化物における１ｋＨｚでの比誘電率が３．５以上であることを特徴とする硬化性組成物により達成できる。 （もっと読む）

【課題】高周波回路に於いては、トランジスタ等の能動素子間および能動素子と外部端子の間を直流的に遮断する必要がありため、ＭＩＭキャパシタ等が多用される。これらのＭＩＭキャパシタのうち、外部端子に接続されたものは、外部からの静電気の影響を受けやすく、静電破壊等の問題を発生しやすい。
【解決手段】本願発明は、半絶縁性化合物半導体基板上に形成された半導体集積回路装置であって、外部パッドに電気的に接続されたＭＩＭキャパシタの第１の電極は前記半絶縁性化合物半導体基板に電気的に接続されており、一方、前記ＭＩＭキャパシタの第２の電極は前記半絶縁性化合物半導体基板に電気的に接続されている。 （もっと読む）

【課題】実際の強誘電体メモリセルについて疲労特性を直接に測定する試験方法を含む半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板上に形成された強誘電体キャパシタの疲労特性の面内分布を取得する第１の工程と、前記面内分布に基づいて、半導体装置を製造する第２の工程と、を含み、前記第２の工程は、前記半導体装置が形成される基板上に複数の強誘電体キャパシタを形成し、前記第１の工程で取得された疲労特性の面内分布から、前記半導体装置が形成される基板上の特定領域を指定し、前記特定領域に形成された前記強誘電体キャパシタについて疲労特性を測定し、前記特定領域の強誘電体キャパシタについて測定した前記疲労特性に基づき、前記特定領域の強誘電体キャパシタについて良否判定を行い、前記良否判定の結果が良であれば、前記複数の強誘電体キャパシタの全てについて良と判定する。 （もっと読む）

【課題】容量値及びその変化量が大きく且つＱ値の高い可変容量素子を備える半導体装置及びその製造方法を実現する。
【解決手段】半導体装置は、可変容量素子を備え、当該可変容量素子は、半導体基板１１上に形成された下部電極１３と、下部電極１３上に形成された容量絶縁膜１４と、容量絶縁膜１４上に形成された上部電極１５とを備える。上部電極１５は、容量絶縁膜１４上に位置する低濃度不純物層１５ａと、低濃度不純物層１５ａ上に位置し且つ低濃度不純物層１５ａよりも不純物濃度が高い高濃度不純物層１５ｂとを有する。 （もっと読む）

【課題】 回路の小型化と消費電力の低減が可能な可変容量装置を提供する。
【解決手段】 容量検出回路３１は、可変容量素子２の駆動容量Ｃ1のキャパシタンス値に応じた検出信号Ｓxと、基準となる基準信号Ｓyとを出力する。駆動電圧制御回路２１は、検出信号Ｓxと基準信号Ｓyとを比較し、この比較結果に応じて駆動電圧Ｖcontを制御し、駆動容量Ｃ1を増加または減少させる。駆動容量Ｃ1の一端側には駆動電圧Ｖcontが印加され、他端側には容量検出回路３１の検出用電流回路３３から検出用電流Ｉcontが周期的に入力される。このため、駆動容量Ｃ1が検出用電流回路３３に接続されると、駆動容量Ｃ1のキャパシタンス値と検出用電流Ｉcontの大きさとに応じて、駆動容量Ｃ1の他端側の電圧が上昇し、この電圧に応じた検出信号Ｓxが出力される。 （もっと読む）

【課題】結晶粒のサイズを制御し、誘電体膜を貫通する結晶粒界やクラックの発生を抑制することによって、リーク電流の少ない高性能のキャパシタを提供する。
【解決手段】電極３，５の間に誘電体膜４が挟持されてなるキャパシタであって、誘電体膜４は、アルカリ土類金属と遷移金属との酸化物に、アルカリ土類金属の炭酸塩を０．１〜１０ｍｏｌ％の範囲で含む。 （もっと読む）

【課題】消費電力を抑えることができる、プログラムユニットを用いた半導体装置を提供する。また、信頼性の高い、プログラムユニットを用いた半導体装置を提供する。さらに集積度の高い、プログラムユニットを用いた半導体装置を提供する。
【解決手段】ＰＬＤ等のロジックセル間の接続構造を変更する機能を有する半導体回路において、ロジックセル間を接続や切断、あるいはロジックセルへの電源の供給を、オフ電流またはリーク電流が小さい絶縁ゲート電界効果型トランジスタを用いたプログラムユニットによって制御する。プログラムユニットにはトランスファーゲート回路を設けてもよい。駆動電圧を下げるため、プログラムユニットには容量素子を設けて、その電位をコンフィギュレーション時と動作期間とで異なるものとしてもよい。 （もっと読む）

【課題】配線層中の配線をゲート電極として使用し、かつ拡散防止膜と同一層にゲート絶縁膜を有している半導体素子を有する半導体装置において、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くする。
【解決手段】第１配線層１５０を構成する絶縁層の表層には、第１配線１５４及びゲート電極２１０が埋め込まれている。第１配線層１５０と第２配線層１７０の間には、拡散防止膜１６０が形成されている。ゲート絶縁膜２３０は、拡散防止膜１６０のうちゲート電極２１０と重なる領域及びその周囲の上面に凹部を形成し、この部分を薄くすることにより、形成されている。 （もっと読む）

【課題】 生産性に優れる温度補償型の静電容量素子を提供する。
【解決手段】 静電容量素子１０は、基板２０と、該基板２０の上に位置する第１コンデンサ３０と、基板２０の上に位置し且つ第１コンデンサ３０と電気的に並列接続されている第２コンデンサ４０とを有する。第１コンデンサ３０は、第１下部電極３１と、第１誘電体３２と、第１上部電極３３とで構成される。第２コンデンサ４０は、第１下部電極３１と組成の異なる第２下部電極４１と、第１誘電体３２と同組成である第２誘電体４２と、第２上部電極４３とで構成される。第１コンデンサ３０の温度が上昇する際に変化する静電容量と、第２コンデンサ４０の温度が上昇する際に変化する静電容量とで正負が異なっている。 （もっと読む）

【課題】コンデンサなどに好適な、非常に薄くしても高い誘電率と良好な絶縁特性を同時に実現する高誘電体薄膜を提供する。
【解決手段】上記課題は、ペロブスカイト構造を有する酸化物ナノシートなどの高誘電体により構成される薄膜により達成される。 （もっと読む）

【課題】半導体装置の製造後におけるチャージ蓄積用素子からのチャージの放電を防止してデバイス機能素子のチャージダメージを低減する半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板上に形成されたデバイス機能素子と、半導体基板上に形成されたチャージ蓄積用素子と、半導体基板上に形成され、デバイス機能素子とチャージ蓄積用素子との間に接続され、電気的に書き換え可能な不揮発性メモリトランジスタにより形成された分離用素子とを有する。 （もっと読む）