【課題】データ出力バッファの正確なインピーダンスキャリブレーション動作を行う。
【解決手段】電源ラインＶＬ１とデータ端子２４との間に接続されたＰ型トランジスタユニット２０１と、電源ラインＶＬ１とキャリブレーション端子ＺＱとの間に接続されたＰ型トランジスタユニット１１１〜１１４と、キャリブレーション端子ＺＱの電位が基準電位ＶＲＥＦと一致するよう、Ｐ型トランジスタユニット１１１〜１１４インピーダンスを調整し、一致した状態におけるＰ型トランジスタユニット１１１〜１１４の一つのインピーダンスをＰ型トランジスタユニット２０１に反映させるインピーダンス制御回路とを備える。これにより、基準電位ＶＲＥＦが電源電位ＶＤＤの半分のレベルからオフセットしたレベルに設定されている場合であっても、正確なキャリブレーション動作を行うことができる。 （もっと読む）

【課題】 消費電流を抑えるため間欠動作するようにした温度検出用半導体集積回路において、外部端子を増加させることなく回路の評価および検査が行えるようにする。
【解決手段】 発振回路（１６）を備え、消費電流を抑えるため間欠動作する温度検出用半導体集積回路において、温度検出回路（１１）の出力と基準電圧とを比較する電圧比較回路（１３）の出力に対応した信号を出力する外部端子（ＤＥＴ）と、該外部端子に負電位が印加されたことを検出した場合に、温度検出回路と基準電圧回路と電圧比較回路を活性化させる信号を生成する制御回路（１７）と、制御回路が活性化信号を出力しかつ温度検出回路の出力が基準電圧を超えたと電圧比較回路（１３）が判定した場合に電流を流す電流回路（ＳＷ１，Ｒ０，ＳＷ２）とを設けるようにした。 （もっと読む）

【課題】負電圧の変化に対して正常な論理回路動作を確保できる範囲である動作ウィンドウの幅の拡張を可能とし、回路動作の確実性、安定性の向上を図った正負電圧論理出力回路を提供する。
【解決手段】論理入力と負電圧との間に、ゲートに論理入力するエンハンスメント型Ｐ型電界効果トランジスタＥＰＦＥＴ１とブレークダウン保護用素子１３，１４とが直列に接続され、ブレークダウン保護用素子１４に並列に短絡する切替スイッチ８ａが接続される。切替スイッチ８ａをオン、オフ制御することで、ＶＳＳの変動に対して正常な回路動作を確保できる動作ウィンドウの拡張を可能とする。 （もっと読む）

【課題】より小型なｅヒューズモジュールを提供する。
【解決手段】半導体デバイスが、ｅヒューズモジュールおよびプログラミング電流生成器を有する。ｅヒューズモジュールが電気的にプログラミングするｅヒューズ素子（２２６）のアレイを含む。プログラミング電流発生器が、複数の基準トランジスタ素子（Ｍ０〜Ｍ６）のセットと、基準トランジスタ素子（Ｍ０〜Ｍ６）を活性化させて、選択された基準電流を生成するセレクタ（２５４）と、アレイの選択されたｅヒューズ素子（２２６）に、選択された基準電流に応じたプログラミング電流を印加して、ｅヒューズ素子（２２６）の抵抗をプログラミングするカレントミラー（Ｍ７、Ｍ８、Ｍ９）とを有する。 （もっと読む）

【課題】レジュームモードからノーマルモードに復帰する際のラッシュカレント（突入電流）のピーク電流を低減することができる半導体装置を提供する。
【解決手段】半導体装置は、複数のディジーチェン接続されたメモリモジュールを備える。各メモリモジュール７７−ｉは、メモリアレイ４と、レジュームモードにおいて、メモリモジュール内の構成要素への電源電圧の供給を制御するスイッチ１６と、レジュームモードからノーマルモードへの移行を指示するレジューム制御信号を受けて、次段のメモリモジュールへ、入力されたレジューム制御信号よりもタイミングが遅延したレジューム制御信号を次段のメモリモジュールへ出力する遅延回路４２とを含む。 （もっと読む）

【課題】チップ内でデバイス特性にバラツキがあっても、消費電力を低減させることのできる半導体集積回路および電源供給方法を提供する。
【解決手段】実施形態の半導体集積回路１は、それぞれの領域に半導体デバイスが配置された領域１および領域２を有し、電源供給手段である電源端子Ｔ１、Ｔ２が、領域１、領域２それぞれに個別に電源を供給する。領域１にはデバイス特性測定回路ＲＯＳＣ１が配置され、領域２にはデバイス特性測定回路ＲＯＳＣ２が配置されている。 （もっと読む）

【課題】広範囲、光分解能に周波数を可変することのできるクロック信号を生成する。
【解決手段】オペアンプＡＭＰ１は、正入力部と負入力部が等しい電圧となるようフィードバックがかかり、回路ノードｆｂｃｋは、参照電圧ＶＲＥＦＩに等しい電圧となる。デコーダＤＥＣは、制御信号ＣＮＴ７，ＣＮＴ６をデコードし、トランジスタＴ２〜Ｔ５のいずれか１つをオンさせる。この構成によって、回路ノードｆｂｃｋが、参照電圧ＶＲＥＦＩと同電位となるようフィードバック制御がかかるため、トランジスタＴ２〜Ｔ５のＯＮ抵抗を大幅に低減することができ、周波数精度の悪化を防止することができる。 （もっと読む）

【課題】製造ばらつきによる出力電圧の精度劣化の補正のため、従来技術ではテストコストの増大や回路規模の増大化を招く問題が発生していた。
【解決手段】ｎ（２以上の正の整数）桁のデジタル信号を電圧信号に変換するＤＡコンバータを有する半導体集積回路装置であって、それぞれが前記デジタル信号の各ビット桁に対応し、前記デジタル信号に応じて前記電圧信号を生成するｎ個の電圧生成素子を有し、前記ｎ個の電圧生成素子のうちビット桁が最下位からｋ（ｋ≦ｎ）番目に対応する電圧生成素子の生成する電圧は、ビット桁が最下位からｋ−１番目に対応するｋ−１個の電圧生成素子の生成する電圧に第１の所定の値を足した電圧よりも低くなることを特徴とする半導体集積回路装置。 （もっと読む）

【課題】外部装置を駆動する駆動回路が形成されたチップの面積の増加を抑制することができる半導体装置を提供する。
【解決手段】フラッシュメモリ２２がリード動作を実行する場合は、セレクタ２６は、ロジック回路３０から入力された選択信号ＳＥＬに応じて基準電圧ＶＲＥＦ１を選択する。ＶＬＣＤ昇圧回路２８は、基準電圧ＶＲＥＦ１を昇圧した駆動電圧ＶＬＣＤをＬＣＤパネルドライバ１２に出力する。また、フラッシュメモリ２２は、電源電圧ＶＤＤの供給のみでリード動作を実行する。プログラム動作またはイレース動作を実行する場合は、セレクタ２６は、選択信号ＳＥＬに応じて基準電圧ＶＲＥＦ２を選択する。ＶＬＣＤ昇圧回路２８は、基準電圧ＶＲＥＦ２を昇圧した電圧ＶＰＰをフラッシュメモリ２２に出力する。フラッシュメモリ２２は、電圧ＶＰＰの供給を受け、プログラム動作またはイレース動作を実行する。 （もっと読む）

【課題】信頼性に優れた半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、誘導性負荷と基準電圧ラインとの間に並列接続される第２のスイッチング素子と第３のスイッチング素子とを有するローサイドスイッチング素子と、第３のスイッチング素子をオンオフする制御回路とを備えている。ローサイドスイッチング素子における誘導性負荷に接続される端子にサージが印加されたとき、制御回路から供給される信号に依らずに、サージ電流は第３のスイッチング素子を介して基準電圧ラインへと放電される。前記端子にサージよりも小さい定格電圧以内の電圧が印加された状態では、第３のスイッチング素子は制御回路から供給される信号に応じてオンオフされる。 （もっと読む）

【課題】半導体装置の電源電圧の変換効率を向上させる。
【解決手段】ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴとローサイドスイッチ用のパワーＭＯＳ・ＦＥＴとが直列に接続された回路を有する非絶縁型ＤＣ−ＤＣコンバータにおいて、ローサイドスイッチ用のパワーＭＯＳ・ＦＥＴと、そのローサイドスイッチ用のパワーＭＯＳ・ＦＥＴに並列に接続されるショットキーバリアダイオードＤ１とを同一の半導体チップ５ｂ内に形成した。ショットキーバリアダイオードＤ１の形成領域ＳＤＲを半導体チップ５ｂの短方向の中央に配置し、その両側にローサイドのパワーＭＯＳ・ＦＥＴの形成領域を配置した。また、半導体チップ５ｂの主面の両長辺近傍のゲートフィンガ６ａから中央のショットキーバリアダイオードＤ１の形成領域ＳＤＲに向かって、その形成領域ＳＤＲを挟み込むように複数本のゲートフィンガ６ｂを延在配置した。 （もっと読む）

【課題】 異なったＬＶＴＴＬ Ｉ／Ｏ規格に対して互換性を持つように集積回路の各Ｉ／Ｏを個別に再構成する回路を提供する。
【解決手段】 上述課題は１つのＩ／Ｏ電源電圧のみを用いて達成でき、この電圧は特定の用途に要求されるＩ／Ｏ電圧のうち最も高いものである。回路はＩ／Ｏセルの出力電圧を、適合されるべきＬＶＴＴＬ規格のＶＯＨよりも高く最高ＶＩＨよりも低くなるように調節することによって動作する。Ｉ／Ｏセルは、Ｉ／Ｏ電源電圧とパッドの間に接続されるプルアップトランジスタと、該パッドの電圧と対応の規格に応じた基準電圧とを差動増幅する差動増幅器と、差動増幅器の出力信号と出力制御信号とにプルアップトランジスタを選択的にオン状態とするロジックゲートを備える。各Ｉ／Ｏセルは別個に再構成可能であるため、任意のＩ／Ｏを任意のＬＶＴＴＬ仕様に適合させることができる。 （もっと読む）

【課題】
複数の電源を有する半導体集積回路装置において、複数の電源が半導体集積回路装置の外部、内部であるに関わらず、それら電源の立ち上げ順序に依存せずに各回路のオン状態を一意に制御するためのシーケンス制御信号を生成することができる半導体集積回路装置を提供する。
【解決手段】
半導体集積回路装置１００は、第1電源ＶＣＣ１で動作する第１電子回路１２０と、第２電源ＶＣＣ２で動作する第２電子回路１４０と、第1電源ＶＣＣ１および第２電源ＶＣＣ２の電圧の大きさを所定の検知レベルで検出し、第１電子回路１２０のオン動作を制御するためのシーケンス制御信号ＰＳ１、および第２電子回路１４０の所期化を行うためのパワーオンリセット信号ＰＯＲを生成するシーケンス制御回路１８０を備える。 （もっと読む）

【課題】簡単な構成で基準信号の温度補正を行うことができる半導体集積回路装置及びその温度補正方法を提供することを目的とする。
【解決手段】少なくとも３つの異なる温度で半導体集積回路の信号発生手段２１，２２の出力する基準信号の値を測定し、測定した基準信号の値を目標値とするため信号発生手段のトリミング手段に与える補正制御データを求め、３つの温度で得た信号発生手段のトリミング手段に与える補正制御データから半導体集積回路の使用温度範囲における各温度の補正制御データを算出し、各温度の補正制御データを温度と対応付けて格納手段５６に格納し、半導体集積回路の温度検出手段２３で検出した温度に応じて格納手段から信号発生手段のトリミング手段に与える補正制御データを読み出して信号発生手段のトリミング手段に設定し、信号発生手段が出力する基準信号の温度補正を行う。 （もっと読む）

【課題】消費電力を低減できるＰＬＤ回路、集積回路装置及び電子機器等を提供すること。
【解決手段】ＰＬＤ回路は、各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第１〜第ｍ（ｍは２以上の整数）のトランジスター列ＴＡ１〜ＴＡｍを含む。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの一端に第１の非直流電源ＶＳ１が供給される。第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの各トランジスター列は、複数の入力信号ＸＰ（Ｘ１Ｐ〜ＸｉＰ）、ＸＮ（Ｘ１Ｎ〜ＸｉＮ）によってオン・オフされる。第１の非直流電源ＶＳ１の電圧により規定される第１のホールド期間に、第１〜第ｍのトランジスター列ＴＡ１〜ＴＡｍの他端のノードである第１〜第ｍのノードＮＡ１〜ＮＡｍの電圧レベルを各々出力する。 （もっと読む）

【課題】システマテックばらつきとランダムばらつきの両方を考慮した適応型電圧スケーリング技術を実現することにある。
【解決手段】適応型電圧スケーリングを実施するシステム構成において、プロセスばらつきの種類毎に最適な検出回路を設置する。すなわち、システマテックばらつき検出用にゲートディレイの平均値に対する相対値を生成する第１測定回路(１００)、及び、ランダムばらつき検出用にゲートディレイの標準偏差に対する相対値を生成する第２測定回路(２００)を別々に設置する。夫々の測定回路で生成された相対値に基づいて電源電圧を決定するための制御情報(ＶＣＮＴ)を生成する。これを生成するときは例えばテーブルデータを参照する。 （もっと読む）

【課題】発振周波数の変動を防止することができる発振装置を提供する。
【解決手段】トランジスタのゲート電圧に応じて入力端子の信号を出力端子から出力するトランスファゲートＰＭ５，ＮＭ５と、トランスファゲートの出力端子の信号を入力し、入力した信号の論理反転信号を出力する第１のインバータＩＶ１と、第１のインバータの出力端子の信号を入力し、入力した信号の論理反転信号を出力する第２のインバータＰＭ６，ＮＭ６と、第１のインバータの出力信号の論理反転信号を入力し、入力した信号の論理反転信号をトランスファゲートの入力端子に出力する第３のインバータＰＭ４，ＮＭ４と、トランスファゲートの出力端子及び第２のインバータの出力端子間に接続される第１の容量Ｃ１と、トランスファゲートの出力端子及び基準電位ノード間に接続される第２の容量Ｃ２とを有する発振装置。 （もっと読む）

【課題】本発明は、端子数を低減した電気回路を提供することを目的とする。
【解決手段】第一回路と、該第一回路に接続された第一端子と、該第一回路と同時使用されない第二回路と、該第二回路に接続された第二端子と、該第一回路および該第二回路に接続された第三端子と、該第一回路および該第二回路に印加される電源電圧と所定の基準電圧とを比較し、該電源電圧と該基準電圧の大小に応じて該第一回路または該第二回路のいずれか一方を停止させる切り替え手段とを備える。そして、該切り替え手段により該第一回路を停止させた場合には該第二回路が該第二端子と該第三端子により信号の入出力を行い、該切り替え手段により該第二回路を停止させた場合には該第一回路が該第一端子と該第三端子により信号の入出力を行うことを特徴とする。 （もっと読む）

【課題】入力信号のＨレベルまたはＬレベルを正しく検知できる半導体装置を提供する。
【解決手段】半導体装置１００は、閾値調整信号に基づいて論理閾値電位を調整可能な入力バッファ（入力ＣＭＯＳ回路１１）と、入力バッファの入力と出力とが結線されたレプリカ（レプリカ１２）と、予め設定された基準電位（ノードＮｄＨの電位）を発生する基準電位発生回路（基準電位発生回路１３）と、レプリカ（レプリカ１２）の出力電位（ノードＮｄＲの電位）と基準電位（ノードＮｄＨの電位）とを比較し、閾値調整信号（閾値調整信号ＣＴＲＬ）を入力バッファ（入力ＣＭＯＳ回路１１）とレプリカ（レプリカ１２）とに出力する比較回路（比較回路１４）と、を備える。 （もっと読む）

【課題】ＬＳＩ内部に不揮発性記憶素子が不要で、電源ＩＣを制御するファームウェア、電源ＩＣとＬＳＩ間の通信が不要で、ＬＳＩ側のピンを削減でき、開発、検証コストを抑えつつ、最適な電源電圧供給を実現することが可能な半導体装置を提供する。
【解決手段】遅延情報に応じた電源電圧を発生する電源電圧発生回路（電源ＩＣ）１３と、電源ＩＣ１３から電源電圧が供給される集積回路（ＬＳＩ）１２と、を有し、ＬＳＩ１２は、電源ＩＣ１３から電源電圧が供給されて動作するときの遅延情報をモニタする遅延情報モニタ１２１を含み、電源ＩＣ１３は、遅延情報モニタ１２１による遅延情報に関連する遅延情報を保持可能な遅延情報レジスタ１３１と、遅延情報レジスタ１３１に保持された遅延情報に応じた電源電圧を発生してＬＳＩ１２に供給する電圧制御回路１３３と、を含む。 （もっと読む）