【課題】出力バッファのスイッチングに伴う電源ノイズがストローブ出力バッファに伝搬することを防止する。
【解決手段】データ信号ＤＱ０を出力するデータ出力バッファＯＢ０と、データ出力バッファＯＢ０に電源電位ＶＤＤＱを供給する電源パッド１１０ｖ１と、電源パッド１１０ｖ１に接続される電源配線１２０ｖ１と、ストローブ信号ＤＱＳを出力するストローブ出力バッファＯＢｄｑｓと、ストローブ出力バッファＯＢｄｑｓに電源電位ＶＤＤＱを供給する電源パッド１１０ｖ２とを有し、電源配線１２０ｖ１と電源パッド１１０ｖ２は、互いに電気的に独立している。これにより、データ出力バッファＯＢ０のスイッチングに伴う電源ノイズがストローブ出力バッファＯＢｄｑｓに伝搬しないことから、ストローブ信号ＤＱＳの信号品質を高めることが可能となる。 （もっと読む）

【課題】層間絶縁膜を厚くすることなく、放電耐圧を向上させ、デバイスの特性の安定化や性能の向上を図る。
【解決手段】高耐圧配線は、Ｓｉ基板１０１上に形成された配線層１０３と、絶縁膜１０４と、上層配線１０５，１０６と、絶縁膜１０４に形成された溝１０７とを有する。配線層１０３上の絶縁膜１０４の厚さＴは、上層配線１０５と１０６間の距離ｄよりも小さく、溝の幅Ｗは、距離ｄよりも小さい。絶縁膜１０４の厚さＴは、配線層１０３と上層配線１０５，１０６との間に与えられる最大の電位差Ｖ_maxよりも絶縁膜１０４の耐圧が大きくなるように設定され、絶縁膜１０４の露出量Ｘは、溝の幅Ｗと距離ｄとが等しいときの絶縁膜１０４に沿った沿面放電開始電圧をＶ₀（Ｖ₀＝ｂ×ｌｎＴ＋ｃ、ｂ，ｃは定数）としたとき、Ｖ_max＜ａＸ＋Ｖ₀（ａは定数）となるように設定される。 （もっと読む）

【課題】 小型で性能が高い受動素子を備えた半導体装置を実現する。
【解決手段】 インダクタ１３などの受動素子が形成された絶縁基板１１を、第１の回路１２と電気的に接続された第２の回路２２が形成された半導体基板２１と積層して一体的に形成した半導体装置１０を構成する。これにより、受動素子の配線と基板間の寄生容量を低減し、配線の相互干渉を低減することができるため、受動素子の性能を向上させることができる。相互干渉を低減することができるため隣接する配線の間隔を狭くすることが可能で、アンテナの構成要素としてのインダクタ１３の専有面積を小さくすることができるので、半導体装置１０を小型化することができる。 （もっと読む）

【課題】オンチップアンテナからの出力信号が集積回路にノイズとして侵入することを防止するとともに、出力信号の効率を上げることの出来る半導体装置を提供する。
【解決手段】能動素子１０が形成された素子形成領域Ｒｐと、アンテナ形成領域Ｒａに形成されたオンチップアンテナＡＴと設けた半導体装置において、アンテナ形成領域Ｒａを囲むように設けたシールド層形成領域Ｒｓ１に積層された導電層で形成され、不純物拡散層ＩＤ５、ＩＤ６の直上の層からオンチップアンテナＡＴと同一の層に至るまで順次に形成されてパッドＰを介してＧＮＤ接続されるシールド層ＳＬ１を設ける。 （もっと読む）

本発明は、ＩＣチップをＥＳＤから保護するための保護回路に関する。集積回路チップのためのＥＳＤ保護回路は、分離されたＮＭＯＳトランジスタを備えていて、これは、バックゲートを基板から分離している分離領域と、バックゲート上に形成された第１および第２ドーピング領域およびゲートとを有している。ＥＳＤ保護回路は、分離領域を第１電気ノードに接続する第１端子と、第２ドーピング領域を第２電気ノードに接続する第２端子とを更に備え得る。第１電気ノードは、第２電気ノードより高い電圧レベルを有していてもよく、かつゲートおよびバックゲートは、第２端子に接続され得る。
（もっと読む）

【課題】バンプの配列に疎密差があったときに発生する応力を緩和できる、半導体装置及び半導体装置の製造方法を提供する。
【解決手段】電極端子群を備える配線基板と、バンプ３群が形成されたバンプ形成面７を備え、バンプ３群が前記電極端子群と対向するように前記配線基板上に実装された半導体チップとを具備し、バンプ形成面７は、バンプ３が配置された領域の面積密度が第１密度である第１領域９と、バンプ３が配置された領域の面積密度が前記第１密度よりも小さい第２密度である第２領域１０と、第１領域９と第２領域１０との境界部分に設けられた第３領域１１とを備え、第３領域１１は、バンプ３が配置された領域の面積密度が、前記第２密度よりも大きく、前記第１密度よりも小さい。 （もっと読む）

【課題】半導体装置において、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高める。
【解決手段】半導体装置は、（i）被保護回路（１５１）と、（ii）複数の端子（１６０）と、（iii）複数の端子の各々に対応して設けられており、端子と被保護回路との間に夫々電気的に接続された複数の静電保護回路（１５５）とを含む集積回路（１５０）と、複数の端子のうち被保護回路に対する信号の入力又は出力に使用される使用端子（１６０ａ）と、複数の端子のうち被保護回路に対する信号の入力及び出力に使用されない未使用端子（１６０ｂ）とを互いに電気的に接続する接続配線（１９０）とを備える。 （もっと読む）

【課題】外付け抵抗が外れた場合にも外部負荷に過電圧を与えてしまうことを防止する半導体回路及びその半導体回路を備える電源装置を提供することである。
【解決手段】半導体回路１０ａを備えた電源装置６において、半導体回路１０ａは、直列接続される２つの外部抵抗の接続点に接続するための第１端子部１７と、一方側が接地される前記２つの外部抵抗の他方側に接続するための第２端子部１６と、外部回路の入力端子に接続するための出力端子部１５と、一方端が出力端子部１５に接続される電圧回路部と、一方側入力端子が第１端子部１７に接続され、他方側入力端子が電圧回路部の一方端に接続され、出力端子が電圧回路部の他方端に接続されるオペアンプ１０４と、第２端子部１６に接続され、所定の電圧を出力する基準電圧回路部１１２と、を備える。 （もっと読む）

【課題】集積回路の高集積化を妨げることなく、静電気放電（ＥＳＤ）による集積回路の破壊を防止するための保護回路を設ける。
【解決手段】高電源電位が印加される端子に電気的に接続される配線、および低電源電位が印加される端子に電気的に接続される配線を、それぞれ、誘電体を介して隣接させ、かつ集積回路を取り囲むように形成する。このことにより、端子と集積回路の間に配線抵抗が付加され、かつ２本の配線間に容量を付加することができる。ＥＳＤなどにより端子に過電圧が印加されても、そのエネルギーが配線抵抗および付加容量により消費されるため、集積回路の破壊を抑えることができる。 （もっと読む）

【課題】本発明は、半導体で発生する熱の放散と電気絶縁に関する各種問題を解決するための電力変換素子及びその材料の提供を目的とする。
【解決手段】厚さ方向に電気抵抗率が5×10²Ωm以上である少なくとも1層の高抵抗層と該高抵抗層より電気抵抗率が低い少なくとも1層の低抵抗層とを有する単結晶炭化珪素基板を用いて形成した電力変換素子であって、前記低抵抗層内に半導体回路を形成し、前記高抵抗層面を熱放散のために、外部へ露出したヒートシンクに接続して、低抵抗層の半導体回路から発生し伝播する熱を高抵抗の層を介して外部へ放散すると同時に外部との電気絶縁を行い、電力変換素子を保護する。 （もっと読む）

【課題】半導体素子を、より小型化することができる半導体装置、当該半導体素子、及び基板を得る。
【解決手段】半導体素子１２に対し、抵抗ラダー８０の近傍に抵抗ラダー用電極８２ａ〜８２ｅを設ける一方、絶縁性フィルム１８に対し、入力側アウターリード２２と抵抗ラダー用電極８２ａ〜８２ｅとを接続する抵抗ラダー用接続パターン２１及び金属配線パターン５４を設ける。 （もっと読む）

【課題】 サーミスタ、抵抗及びコンデンサをそれぞれ薄膜で構成して１チップ化することにより、薄くて小型の高速熱応答性のある薄型複合素子を得る。
【解決手段】 薄型複合素子１０は絶縁基板１１上に薄膜サーミスタ１２と薄膜抵抗１６と薄膜コンデンサ２１とが互いに離間して形成される。薄膜サーミスタ上に相対向する一対の櫛型電極１３，１４が形成され、薄膜コンデンサが下部電極１７と誘電体層１８と上部電極１９を有する。基板上に一方の櫛型電極１４と薄膜抵抗の一端と上部電極１９の一端とを接続層２２で互いに電気的に接続する。基板上に、他方の櫛型電極１３に電気的に接続する第１引出電極２３が、薄膜抵抗の他端に電気的に接続する第２引出電極２４がそれぞれ形成される。下部電極、第１及び第２引出電極における引出線を接続するためのパッド部１７ｃ,２３ｃ,２４ｃを除いた基板上のすべての素子が保護膜２６で被覆される。 （もっと読む）

【課題】携帯電話機などに使用されるＲＦパワーモジュールの小型化を推進することのできる技術を提供する。
【解決手段】ＲＦパワーモジュールの増幅部が形成される半導体チップの内部に方向性結合器を形成する。半導体チップの増幅部となるＬＤＭＯＳＦＥＴのドレイン領域に接続するドレイン配線３５ｃと同層に方向性結合器の副線路３２を形成する。これにより、所定のドレイン配線３５ｃを主線路とし、この主線路に絶縁膜を介して平行に配置された副線路３２で方向性結合器を構成する。 （もっと読む）

【課題】 キャパシタ内蔵インターポーザ、キャパシタ内蔵インターポーザモジュール及びその製造方法に関し、接続信頼性を高めるとともに、内蔵するキャパシタを大容量化し、さらに、低コスト化する。
【解決手段】 半導体集積回路素子８の第１の電極９に電気的に一方の面が接続される弁金属材料４と、弁金属材料４の他方の面に形成された陽極酸化皮膜５と、半導体集積回路素子８の第２の電極１０に電気的に接続され、弁金属材料４との間で、陽極酸化皮膜５を挟む導電性材料７から構成される少なくとも１組のキャパシタ３を備える。 （もっと読む）

【課題】 回路基板の面積および信号品質の劣化を小さく抑えたまま回路基板の配線レイアウトを容易に行なうことができる半導体装置、およびその半導体装置を備えた電子回路組立体を提供する。
【解決手段】 基板上コネクタ２０のコネクタ端子２１，２２，２３，２４，２５，２６，２７，２８に、物理的な並びの一方の端から他方の端に向かって、Ａ＋，Ａ−，Ｂ＋，Ｂ−，Ｃ＋，Ｃ−，Ｄ＋，Ｄ−の符号を付し、半導体装置３０の回路端子３１，３２，３３，３４を図１の下から上に向かって、Ａ＋（Ｂ_１），Ａ−（Ｂ_２），Ｂ＋（Ｂ_３），Ｂ−（Ｂ_４）の順に並べるとともに、回路端子３８，３７，３６，３５を図１の上から下に向かってＣ＋（Ｂ_５），Ｃ−（Ｂ_６），Ｄ＋（Ｂ_７），Ｄ−（Ｂ_８）の順に並べて、回路基板１０に形成された高速差動信号線対１１，１２；１３，１４；１５，１６；１７，１８で接続した。 （もっと読む）

【課題】通信距離や通信環境により安定でないことに起因する電源電圧の変動により、基準電圧発生回路から出力される基準電圧が変動してしまう場合においても、定電圧回路の出力電圧を一定になるよう動作させる定電圧回路を提供することを課題とする。
【解決手段】出力電圧を制御するためのトランジスタと、増幅器と、抵抗部と、基準電圧発生回路と、を有する定電圧回路において、増幅器の反転入力端子または非反転入力端子と、基準電圧発生回路との間に、スイッチを設ける。そして、当該スイッチは電源電圧が低下した際にスイッチをオフにし、電源電圧が一定である際にはスイッチをオンにする。 （もっと読む）

【課題】変化率が大きく、応答速度の速い可変容量素子を提供する。
【解決手段】固定電極基板３００の表面に装荷された固定電極領域３１２、固定電極領域３１２から離間して固定電極領域３１２に対向して設けられた浮動電極領域１５８、および、浮動電極領域１５８に装着されて浮動電極領域１５８を固定電極領域３１２に対して接近および離間させるアクチュエータ領域１３０をそれぞれが有する複数の単位可変容量素子領域１４２、１４４と、複数の単位可変容量素子領域１４２、１４４の合成容量が所望の容量となるように、アクチュエータ領域１３０に駆動電力を供給して浮動電極領域１５８を変位させる浮動電極駆動部とを備える。 （もっと読む）

【課題】複数本の巻き線１４１，２４１を備え、巻き線１４１，２４１の隙間に非磁性材料４４が充填され、周囲を磁性体材料４３で覆われたインダクタ素子４０を、簡単に製造することが可能な、電子基板を提供する。
【解決手段】基体１０上に形成された複数の第１配線１２と、複数の第１配線１２の中央部を覆うように連続形成された第２磁性層３１と、第２磁性層３１の表面を横断するように形成された複数の第２配線２２とを備え、第２配線１２２は、一の第１配線１１３の端部と、その一の第１配線１１３に隣接しない他の第１配線１１４の端部とを、順に連結するように配置され、インダクタ素子４０は、第１配線１２および第２配線２２からなる複数本の巻き線１４１，２４１を備え、隣接する巻き線１４１，２４１の隙間には非磁性材料４４が充填されるとともに、前記インダクタ素子の周囲が磁性体材料４３で覆われている。 （もっと読む）

【課題】 クロックスキューの低減化およびチップ面積の削減化が図られた半導体集積回路を提供する。
【解決手段】 第１の半導体集積回路チップと第２の半導体集積回路チップとが互いに積層され、電気的に接続された半導体集積回路において、第１の半導体集積回路チップに配置されたクロック配線からクロック信号が供給された複数のフリップフロップ１１と、第２の半導体集積回路チップに配置された組み合わせ論理回路群２１とが、交互に接続されて形成された同期論理回路を備えた。 （もっと読む）

【課題】 不揮発性メモリ装置にデータを電気的に書き込むときに、半導体集積回路基板には高電圧が印加されないようにする。
【解決手段】 １つの配線基板（５１）上に、第１の電圧で電気的にデータを書込み可能な不揮発性メモリ装置（１５Ｂ）と、第１の電圧よりも低い第２の電圧で動作する半導体集積回路基板（１０Ｅ）とが搭載された半導体集積回路装置（２０Ｅ）において、不揮発性メモリ装置は、第１の電圧が供給される第１の端子（１５−３）と第２の電圧を出力する第２の端子（１５−４）とを持ち、半導体集積回路基板（１０Ｅ）は、第２の端子と電気的に接続された第３の端子（ＲＥＳ＃）を持つ。不揮発性メモリ装置（１５Ｂ）は、第１の端子と第２の端子との間に設けられて、第１の電圧を第２の電圧に変換する電圧変換回路を有する。不揮発性メモリ装置（１５Ｂ）は、半導体集積回路基板（１０Ｅ）上に積層されている。 （もっと読む）