【課題】ｐ−ＭＯＳトランジスタとｎ−ＭＯＳトランジスタとのゲート電極形状のばらつきが少ない半導体装置の製造方法を提供する。
【解決手段】半導体基板１１の第１領域１３、第２領域、１４にｎ型、ｐ型ゲート電極膜３４、３７を形成する工程と、ゲート電極膜３４、３７上に第１保護膜３８および第２保護膜３９を形成する工程と、第２保護膜３９に、ゲート電極サイズＬ１、Ｌ２より大きいサイズＬ３のゲート電極パターンを形成する工程と、第２保護膜３９ｂに選択的に燐イオンを注入し、熱酸化速度が第２保護膜３９ａより大きくなるようにする工程と、第２保護膜３９ａ、３９ｂを熱酸化し、生成した第１および第２酸化膜４２、４３を選択的にエッチングして、ゲート電極パターンをスリム化する工程と、スリム化された第２保護膜３９ａ、３９ｂを用いてサイズＬ１、Ｌ２のゲート電極１８、２３を形成する工程と、を具備する。 （もっと読む）

【課題】カップリング比の低下を抑制しつつ、スタックゲートの側壁をエッチングすることのできる半導体装置の製造方法を提供する。
【解決手段】基板ＳＢ上に、多結晶状態の第１シリコン層Ｓ１ｐと、絶縁層ＩＬと、アモルファス状態の第２シリコン層Ｓ２ａとを有する積層膜が形成される。この積層膜がパターニングされて、第１シリコン層Ｓ１ｐを有するフローティングゲートＦＧと、絶縁層ＩＬを有するゲート間絶縁膜ＧＩと、第２シリコン層Ｓ２ａを有するコントロールゲートＣＧとを含む積層体ＬＢが形成される。多結晶シリコンのエッチング速度がアモルファスシリコンのエッチング速度よりも速いエッチング条件で積層体ＬＢの側壁がエッチングされる。 （もっと読む）

【課題】酸化膜パターンの形成方法及びこれを用いた半導体素子のパターニング方法を提供する。
【解決手段】半導体基板上に酸化膜を形成する工程と、所定領域の酸化膜上に１．０×１０^１６個／ｃｍ^２以上のボロンイオンを注入する工程と、前記酸化膜における前記ボロンイオンの注入されなかった領域を湿式エッチングする工程と、を含む酸化膜パターンの形成方法とした。 （もっと読む）

【課題】 シリコン化合物含有膜と、ポリシリコン膜又はアモルファスシリコン膜とが積層された積層膜を微細加工する際に、シリコン化合物含有膜のみを選択的に微細加工する微細加工処理剤、及びそれを用いた微細加工処理方法を提供する。
【解決手段】 本発明の微細加工処理剤は、０．０５〜１０重量％のフッ化水素、１０〜３９重量％のフッ化アンモニウム及び水を含む混合溶液に、脂肪族アミン又は脂肪族アミノハイドロフロライドの少なくとも何れかの界面活性剤を０．００１〜０．１重量％添加したものであり、フッ化水素の含有量をＸ重量％、フッ化アンモニウムの含有量をＹ重量％とした場合に、Ｘ及びＹは下記数式を満たし、シリコン化合物含有膜とポリシリコン膜又はアモルファスシリコン膜とのエッチレートの選択比（シリコン化合物含有膜／（ポリシリコン膜、又はアモルファスシリコン膜））が１０００以上である。
（もっと読む）

【課題】エッチングプロセスのゆらぎによるばらつきを抑制することのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、第１の材料膜を介して第２の材料膜を形成する膜形成工程と、前記第２の材料膜を所定のパターンにするパターン化工程と、所定のパターンにされた前記第２の材料膜の幅をエッチングにより細めるスリミング工程と、前記第１の材料膜をエッチングして、幅を細めた前記第２の材料膜のパターンを前記第１の材料膜に転写する第１の材料膜エッチング工程と、エッチングされた前記第１の材料膜の幅を測定する測定工程と、測定した前記第１の材料膜の幅に基づき、前記第１の材料膜の幅を所定の幅にする寸法調整工程と、を含むことを特徴とする半導体装置の製造方法。 （もっと読む）

半導体素子を製造する方法は、不揮発性メモリ用の第１部分（１６）と第１部分（１６）を除く第２部分（１８）とを有する半導体層（１２）を備えた基板（１２）を提供することを含む。半導体層上には第１の誘電体層（１４）が形成される。第１の誘電体層上でプラズマ窒化が行なわれる。第１部分上には第１の複数のナノクラスター（２０）が、第２部分上には第２の複数のナノクラスター（２８）が形成される。第２の複数のナノクラスターは除去され、半導体層上に第２の誘電体層（３８）が形成され、第２の誘電体層上に導電層（４０）が形成される。
（もっと読む）

【課題】半導体素子の微細パターンの形成方法を提供する。
【解決手段】被エッチング膜１０６上に保護膜１１０を形成する工程と、保護膜１１０上にハードマスク層を形成する工程と、ハードマスク層上に第１ピッチで複数の第１マスクパターンを反復形成する工程と、複数の第１マスクパターンのうち、相互隣接した２つの第１マスクパターンの間に１つずつ位置する複数の第２マスクパターンを形成する工程と、第１及び第２マスクパターンをエッチングマスクとしてハードマスク層をエッチングし、保護膜１１０を露出させるハードマスクパターンを形成する工程と、第１及び第２マスクパターンを除去する工程と、保護膜１１０の露出された部分を除去し、被エッチング膜１０６を露出させる工程と、ハードマスクパターンをエッチングマスクとして被エッチング膜１０６をエッチングし、第１ピッチの１／２のピッチで複数の微細パターンを反復形成する工程と、を含む。 （もっと読む）

【課題】 トレンチの拡張によるトレンチの併合が生じないトレンチ構造体及びその製造方法を提供すること。
【解決手段】 半導体の製造方法が、半導体構造体を準備するステップを含む。半導体構造体は、半導体基板と、半導体基板内のトレンチとを含む。トレンチは、｛１００｝側壁面及び｛１１０｝側壁面を有する側壁を含む。半導体構造体は、｛１００｝側壁面及び｛１１０｝側壁面上のブロック層をさらに含む。この方法は、｛１００｝側壁面上のブロック層の部分を除去することなく、｛１１０｝側壁面上のブロック層の部分を除去し、｛１１０｝側壁面が周囲雰囲気に露出されるようにするステップをさらに含む。 （もっと読む）

【課題】微細加工処理剤の長寿命化と微細加工精度の向上を図ることが可能な微細加工処理方法を提供する。
【解決手段】微細加工処理方法は、フッ化水素酸、又はフッ化アンモニウムの少なくとも何れか一種を含む水溶液の微細加工処理剤を薬液温度５〜１５℃の範囲で所定期間保管しつつ使用し、かつ、前記微細加工処理剤の使用の際には、前記薬液温度の範囲内で被加工物を微細加工することを特徴とする。 （もっと読む）

【課題】ドープ酸化膜と非ドープ酸化膜とを等速に近い値でエッチングするエッチング水溶液を提供する。
【解決手段】フッ化水素酸と脂肪族又は脂環式第三級アミンのフッ化水素酸塩を含む水溶液を包含する、シリコン酸化膜を含む絶縁膜のエッチング用またはシリコン自然酸化膜のエッチング除去用のエッチング液。 （もっと読む）

【課題】シリコンエピタキシャル層に結晶欠陥が発生するのを効果的に防止することができる埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハを提供する。
【解決手段】シリコン単結晶ウエーハ２に不純物を注入したあと拡散させて拡散層３を形成し、少なくとも該拡散層上の酸化膜５，８を除去した後、シリコンエピタキシャル層４を積層して埋め込み拡散層３´を有するシリコンエピタキシャルウエーハ１を製造する。少なくとも、前記拡散層上の酸化膜５，８の除去を、界面活性剤を添加したフッ酸によりエッチング除去するものとし、その後に前記シリコンエピタキシャル層４を積層する。 （もっと読む）

【課題】３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造において、トランジスタの特性異常等を防止できるようにする。
【解決手段】トレンチ分離領域１０５によって互いに分離されている入出力ＭＯＳＦＥＴ活性領域、第１の内部ＭＯＳＦＥＴ活性領域及び第２の内部ＭＯＳＦＥＴ活性領域のそれぞれの上に、相対的に最も厚い第１のゲート酸化膜１０６を形成する。その後、第１の内部ＭＯＳＦＥＴ活性領域上の第１のゲート酸化膜１０６を除去した後、第１の内部ＭＯＳＦＥＴ活性領域上に、相対的に２番目に厚い第２のゲート酸化膜１０８を形成する。その後、第２の内部ＭＯＳＦＥＴ活性領域上の第１のゲート酸化膜１０６を除去した後、第２の内部ＭＯＳＦＥＴ活性領域上に、相対的に最も薄い第３のゲート酸化膜１１０を形成する。 （もっと読む）

【課題】互いに膜厚の異なる複数のゲート絶縁膜を１つの半導体基板に形成する場合に、シャロートレンチ素子分離の上面に段差が発生するのを抑制し、かつ、エッジ部での肩落ちも抑制する。
【解決手段】本発明の一形態の半導体装置の製造方法では、半導体基板１の上全体にＩ／Ｏ用厚膜ゲート酸化膜３を形成した後、その上に開口を有するレジスト膜４を形成する。低リークトランジスタ形成領域Ｔｒ１におけるレジストの開口の幅Ａは、高速トランジスタ形成領域Ｔｒ３における開口の幅よりも小さくする。その後、低リークトランジスタ形成領域Ｔｒ１におけるＩ／Ｏ用厚膜ゲート酸化膜３が途中の深さまで除去され、高速トランジスタ形成領域Ｔｒ３におけるＩ／Ｏ用厚膜ゲート酸化膜３が全体的に除去されるまでエッチングを行う。その後、さらに酸化を行う。 （もっと読む）

【課題】 電子デバイスの洗浄装置において、洗浄液の交換頻度の増加に伴って、洗浄液の使用量の増加及び洗浄装置の稼働率の低下が発生することを防止すると共に、洗浄液の経過時間の増加に伴って、被処理膜のエッチング量が変動することを防止する。
【解決手段】 洗浄チャンバー（処理槽内槽）２４内の洗浄液循環路（循環ライン）２０において循環再利用される洗浄液を導入して、洗浄チャンバー２４内に配置された被処理基板に対して洗浄を行う電子デバイスの洗浄方法であって、エッチング処理時間を導出する工程（ａ）と、被処理基板に対して、エッチング処理時間の間、洗浄液を供給する工程（ｂ）と、被処理基板を水洗する工程（ｃ）とを備え、エッチング処理時間は、洗浄液が洗浄液循環路に供給されてからの経過時間に依存して、工程（ｂ）における洗浄液による被処理基板上の被処理膜のエッチング量の変化量に基づいて導出される。 （もっと読む）

【課題】 複雑な工程管理を必要とせず、容易に固着防止の突起を可動部に形成できるＭＥＭＳ素子の製造方法を提供する。
【解決手段】 半導体基板１にｎ型領域３を形成する工程と、半導体基板１にｎ型領域３に隣接してｐ型領域５を形成する工程と、ｎ型領域３およびｐ型領域５上に熱酸化によりＳｉＯ_２からなる犠牲層６を形成する工程と、犠牲層６の上に薄膜よりなる可動部形成膜８を形成する工程と、可動部形成膜８の下の犠牲層６の一部を除去して支持部９および可動部１０をリリースする工程を備える。 （もっと読む）

基底材料、例えば、シリコンに平坦化作用を与えるように酸化物を形成するための方法及び装置。特に、非均一な厚みプロフィールをもつ酸化物が基底材料上に成長される。酸化物の非均一な厚みプロフィールは、基底材料の非均一なプロフィールに基づいて選択される。その後に酸化物を除去すると、酸化前の表面に比して、基底材料の平坦化された表面が後に残る。
（もっと読む）

【課題】エッチング処理を組み合わせることにより、半球状の結晶粒のサイズを小さく制御することが可能な成膜方法を提供する。
【解決手段】被処理体Ｗの表面に薄膜を形成する成膜方法において、成膜ガスにより前記被処理体の表面に結晶核９２を形成して該結晶核９２を成長させることにより半球状の結晶粒６が表面に形成された結晶粒薄膜９４を形成する結晶粒薄膜形成工程と、前記結晶粒薄膜９４の表面を酸化することにより酸化膜９６を形成する酸化膜形成工程と、前記酸化膜９６をエッチングにより除去するエッチング工程と、を有する。このように、エッチング処理を組み合わせることにより、ＨＳＧシリコン結晶粒における半球状の結晶粒６のサイズを小さく制御する。 （もっと読む）

【課題】 酸化性雰囲気中で酸素析出核形成用の熱処理を行なうことを前提とし、かつ、熱処理時に形成されるシリコン酸化膜の最終的な残留厚さを、フッ酸洗浄を用いなくとも自然酸化膜のレベルに留めることができ、さらには洗浄後のパーティクルの増加を抑制できるシリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】 ＣＺ法により製造され、かつ抵抗率が０．０２Ω・ｃｍ以下となるようにボロンがドープされたシリコン単結晶基板上１に、シリコンエピタキシャル層２を気相成長する気相成長工程と、気相成長工程後に、酸化性雰囲気中にて４５０℃以上７５０℃以下の範囲内での熱処理を、該熱処理後のシリコンエピタキシャル層２上に形成されるシリコン酸化膜３の厚さｔ１が２ｎｍ以下となる時間で行い、シリコン単結晶基板１中に酸素析出核１１を形成する低温熱処理工程と、低温熱処理工程で形成されたシリコン酸化膜３を、アンモニア、過酸化水素及び水の混合液からなる洗浄液によりエッチングする工程を、低温熱処理工程後の最初の洗浄として行なう洗浄工程と、をこの順に行なう。 （もっと読む）

【課題】主としてＳｉで構成される領域と、主としてＳｉＯ_２で構成される領域との境界部に、落ち込みが生じることを防止しつつ、これらの領域同士の間に段差を容易かつ正確に形成し得るエッチング方法、このエッチング法を適用したトレンチ素子分離構造の形成方法、このトレンチ素子分離構造の形成方法によりトレンチ素子分離構造が形成された半導体基板、かかる半導体基板を備え、信頼性の高い半導体装置を提供すること。
【解決手段】本発明のエッチング方法では、主としてＳｉで構成される第１の領域と、主としてＳｉＯ_２で構成される第２の領域とを有する基材を、フッ化水素とオゾンとを含むエッチング剤を用いてエッチングするものである。このエッチング方法では、前記エッチング剤によるエッチングレートが、ＳｉＯ_２よりＳｉが高いことを利用して、前記第１の領域と前記第２の領域との境界部に段差を形成する。 （もっと読む）

本発明は、別のウェハと接合するためにウェハの酸化表面を調製する方法であって、酸化表面には原子種が注入され、ＮＨ₄ＯＨとＨ₂Ｏ₂を使用して酸化表面を洗浄する第１ステップと、塩化水素種（ＨＣｌ）を使用して洗浄する第２ステップとを含み、第１ステップは、約１０Å〜約１２０Åでエッチングするように実行され、第２ステップは、約１０分間またはそれ以内の間、約５０℃以下の選択された温度で実行される。
（もっと読む）