【課題】単一のパワー半導体モジュールに例えば１２アームを搭載可能にコンパクトに実装するとともに、直流端子と交流端子のそれぞれの端子をモジュール端面にそれぞれ配置し、また、電力回路のインダクタンスを低く保つこと。
【解決手段】１枚の絶縁基板１０８上に２組の上アーム（１００，１０４と１０２，１０６）を絶縁基板上の上寄り左右に配置し、２組の下アーム（１０１，１０５と１０３，１０７）を絶縁基板上の下寄り左右に配置して、絶縁基板上の配線パターンとして、２組の上アームを第１の配線パターンＣ０１上に実装し、２組の下アームは第１の配線パターンの下に配置した第２、第３の配線パターンＣ０２，Ｃ０２上にそれぞれ実装して、第２、第３の配線パターンの間に第１の配線パターンＣ０１を延長し、その延長した端部に正極端子Ｔ０１からの配線を接続し、さらに、絶縁基板１０８を１モジュール中に３枚並置して実装して１２ｉｎ１モジュールの構成とすること。 （もっと読む）

【課題】信頼性の低下を抑制し得る半導体装置を提供する。
【解決手段】半導体装置２は、表面に表面電極４４が形成されている半導体素子４０と、表面電極４４上に接合される導電板材５０と、を有している。導電板材５０は、表面電極４４と対向する底面１０２と、底面１０２と反対側であって、大電流用ワイヤ６０がボンディングされる領域を有する上面１０４とを備える。上面１０４の面積は底面１０２の面積より大きい。 （もっと読む）

【課題】隣接する２つのトランジスタ同士が接続された構成を有し、省スペースと電流集中による信頼性の低下の抑制とを両立させた半導体装置を実現できるようにする。
【解決手段】半導体装置は、第１のトランジスタ１０１と接続された第１のバス１１１、第２のトランジスタ１０２と接続された第２のバス１１２と、第１のバス１１１と第２のバス１１２との間に形成され、第１のバス１１１と第２のバス１１２とを接続するバス間配線１２１とを備えている。バス間配線１２１は、第１のバス１１１における第２のバス１１２と対向する辺の一部及び第２のバス１１２における第１のバス１１１と対向する辺の一部と接続されている。第１のコンタクトパッド１３１は、第１のバス１１１の一部と接続され、第２のコンタクトパッド１３２は、第２のバス１１２の一部と接続されている。 （もっと読む）

【課題】 半導体チップの電極パッドを厚膜化あるいは大面積化することなく、電極パッドの溶断を防止し、電流パッドの許容電流値を高める。
【解決手段】 半導体チップ２０の少なくとも１つの電極パッド２１ｓ、２１ｄにおいて、単一の電極パッド２１上に、第１ワイヤ４１が複数箇所４５でボンディングされる。さらに、第１ワイヤ４１に沿って、第１ワイヤ上４１に、第２ワイヤ４２が複数箇所４６でボンディングされる。一部の実施形態において、第２ワイヤ４２のボンディングに先立って、電極パッド２１上の第１ワイヤ４１の頂部形状を加工してもよい。 （もっと読む）

【課題】ボンディングワイヤのループインダクタンスを低減した半導体パッケージを提供する。
【解決手段】所定の方向に交互に配置された信号用パッドおよび補助パッドのそれぞれが複数設けられた半導体装置と、信号用ボンドフィンガー、電源電圧用ボンドフィンガーおよび接地電位用ボンドフィンガーのそれぞれが複数設けられたパッケージ基板と、を有する。複数の信号用パッドのそれぞれが複数の信号用ボンドフィンガーのそれぞれと第１のワイヤを介して接続され、複数の電源電圧用ボンドフィンガーおよび複数の接地電位用ボンドフィンガーのそれぞれが複数の補助パッドのそれぞれと第２のワイヤを介して接続されている。第１のワイヤが、電源電圧用ボンドフィンガーに接続された第２のワイヤと接地電位用ボンドフィンガーに接続された第２のワイヤとの間に配置されている。 （もっと読む）

【課題】接合機との干渉を防止し、半導体モジュールの小型化を図ること。
【解決手段】ワイヤボンドの接合構造は、バスバ１１，１３を多段構造に構成し、バスバ１１，１３にワイヤ１５，１６を接合する。詳しくは、上段バスバ１３及びそれを支持する上段支持部１４を含む上段バスバ部材６が、下段バスバ１１及びそれを支持する下段支持部１２を含む下段バスバ部材５と別体に構成される。下段バスバ１１と下段ワイヤ１５とが接合され、上段バスバ部材６が下段バスバ部材５に固定され、その後に、上段バスバ１３と上段ワイヤ１６とが接合される。下段バスバ部材５の上面であって、下段バスバ１１と下段ワイヤ１５との接合部１５ａの近傍を除く領域に、上段バスバ部材６が固定される。 （もっと読む）

【課題】クロストークノイズの抑制及びＥＭＣを強化し、且つ、クロストークノイズの抑制等に用いるスペースを縮小して小型化を可能とする半導体集積回路装置を得られるようにする。
【解決手段】半導体集積回路装置は、実装基板１０の上に保持され、半導体集積回路を含む半導体チップ１１と、実装基板１０の上に形成され、半導体集積回路が処理する信号を伝送する第１の配線１と、半導体集積回路と第１の配線６とを接続する第１のボンディングワイヤ６と、実装基板１０の上に形成された複数の第２の配線２と、半導体集積回路と複数の第２の配線２のうちのいずれかとをそれぞれ接続する複数の第２のボンディングワイヤ８とを備えている。第２のボンディングワイヤ８は、第１のボンディングワイヤ６の上方で且つ該第１のボンディングワイヤ６と間隔をおくように互いに交差して形成されている。 （もっと読む）

【課題】半導体装置の小型化に対応できる半導体装置を提供する。
【解決手段】一面から他面に貫通して設けられた開口部１２と、一端が露出された配線１９とを有する基板１７と、基板１７の一面に搭載され、開口部１２から露出するように配置された同電位の２以上の電極パッド５を含む電極パッド群１５を有する半導体チップ１６と、同電位の２以上の電極パッド５を接続するとともに、基板１７に配置された１つの配線１９の一端と接続する接続部材７とを備える半導体装置１０とする。 （もっと読む）

【課題】現実的な実装方法で寄生インダクタンスを低減する手段を提供する。
【解決手段】半導体パッケージ１表層には、ワイヤボンディングの接続点である該半導体パッケージ表層上で突出する複数の櫛歯状グラウンドパッド３１を有するグラウンドパッドを設ける。櫛歯状グラウンドパッドの間には、電源パッド２５を配置する。
１つの櫛歯状グラウンドパッド３１には長短二本のグラウンドワイヤが配される。また、１つの電源パッド２５には長短二本の電源ワイヤが配される。
長いグラウンドワイヤ１２−２と長い電源ワイヤ１１−２、短い電源ワイヤ１１−１と短いグラウンドワイヤ１２−１を平行かつ近接するように配置することで寄生インダクタンスを低減する。 （もっと読む）

マイクロ電子アセンブリ１００は、第１の面において露出するチップコンタクト１１２を有する半導体チップ１１０、１１１０と、チップ１１０、１１１０の面１２８、１２９と並置される基板１３０、１１３０とを含む。導電性結合素子１４４が第１のチップコンタクト１１２を基板の第１の基板コンタクト１３２、１１３２と電気的に接続することができ、第２の導電性結合素子１４６が第１のチップコンタクト１１２、１３２を第２の基板コンタクトと電気的に接続することができる。第１の結合素子１４４は第１のチップコンタクト１１２、２１２Ａに冶金学的に接合される第１の端部２４４Ａ、３４４Ａと、第１の基板コンタクトに冶金学的に接合される第２の端部２４４Ｂ、３４４Ｂとを有することができる。第２の結合素子の第１の端部２４６Ａ、３４６Ａは第１の結合素子２１２Ａに冶金学的に接合することができる。第２の結合素子は、第１のチップコンタクト１１２、２１２Ａ、１２１２又は基板コンタクト１３２、１１３２と接触する場合も、接触しない場合もある。第３の結合素子９４８を、基板コンタクト又はチップコンタクトに接合される第１の結合素子及び第２の結合素子の端部に接合することができる。一実施形態では、結合素子７４０は、第１のコンタクト７３２Ａにおいて接合される第１の端部７４２及び第２の端部７４６と、第２のコンタクト７１２Ａに接合される中央部７４４とを有する、ループ状接続を有することができる。 （もっと読む）

【課題】同一のボンディングパッドに対して異なる金属のボンディングワイヤーを用いて信頼性の高い配線を行う。
【解決手段】窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソース電極８,ドレイン電極９,ソースパッド８'およびドレインパッド９'をＴi,Ａl,ＭoおよびＡuを順次積層して形成し、ソースパッド８'およびドレインパッド９'の一部をエッチングによって開口して、Ａl露出部を形成している。したがって、ソースパッド８'またはドレインパッド９'におけるＡu露出部に対しては、Ａuボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記Ａl露出部に対しては、Ａlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、優れた密着性とエレクトロマイグレーション耐性を得ることができる。 （もっと読む）

【課題】電力変換装置においてスイッチング素子のオンオフ動作によって発生するコモンモードノイズを低減できるようにする。
【解決手段】上アーム側スイッチング素子（130）が搭載され、搭載された上アーム側スイッチング素子（130）の一方のドレイン（131）が接する上アーム側パターン配線（40）と、下アーム側スイッチング素子（140）のみが１つ搭載され、搭載された下アーム側スイッチング素子（140）の一方のソース（142）が接する複数の下アーム側パターン配線（50）とを設ける。また、各上アーム側スイッチング素子（130）のもう一方のソース（132）と複数の下アーム側パターン配線（50）とを上アーム側ワイヤ配線（70）で１対１に接続する。そして、下アーム側パターン配線（50）と電力出力端子（20）とを出力端子側ワイヤ配線（80）で１対１に接続する。 （もっと読む）

【課題】 信頼性が高く、損失低減と短絡時の耐量向上を両立させた電力用半導体装置を得ることを目的とする。
【解決手段】 絶縁性の基板１と、絶縁性の基板１の主面１ｆに形成された複数の配線２と、複数の配線２のうちの第１の配線２ａに接合された半導体素子３と、半導体素子３の第１の配線２ａとの接合面と反対側になるソース電極３ｆの一部と、複数の配線２のうちの第２の配線２ｂとを電気的に接続するワイヤ４と、を備え、ソース電極３ｆには、複数の金属塊５が分散して接合され、複数の金属塊５のそれぞれは、ソース電極３ｆとの接合面以外が絶縁物７で覆われている。 （もっと読む）

【課題】ワイヤの低インダクタンス化、半導体チップへのダメージ軽減、接合部の強固な接合、及び半導体パッケージの小型化を同時に実現することで、高信頼性及び小型化を両立した半導体装置及びその製造方法を提供する。
【解決手段】ボールを介して半導体チップ５のチップ電極にワイヤを接合する１回目のボンディングステップと、ボールを介してリード端子にワイヤを接合する２回目のボンディングステップと、ボールを介して半導体チップ５のチップ電極にワイヤを接合する３回目のボンディングステップと、リード端子にワイヤを接合する４回目のボンディングステップと、ワイヤを切断するステップとを備える。 （もっと読む）

【課題】第１の電極端子と第２の電極端子間の配線におけるオン抵抗を低減する、半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１００は、第１の電極端子と、第２の電極端子と、前記第１及び第２の電極端子を接続する少なくとも２本のワイヤー１４とを有する。少なくとも２本のワイヤー１４は、ワイヤー１４が延びる方向に沿って導電性接着剤１５を用いて互いに電気的に接続されている。第１の電極端子は、例えば外部引き出し電極２０の端子である。また、第２の電極端子は、例えばＭＯＳＦＥＴのソース電極２２の端子である。 （もっと読む）

【課題】複数のワイヤがボンディングされた半導体素子を備える半導体装置であって、十分な接合信頼性を実現することができるとともに、放熱性が良好な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】
半導体層上に設けられた電極上に、ボールボンディングされた第１のワイヤを有し、該第１のワイヤは、前記電極上に接合されたボール部と、該ボール部から延伸して折り返された折り返し部とを有し、該折り返し部に延伸する部分と該折り返し部から延伸する部分とが前記ボール部上で接触し、前記ボール部の上で前記第１のワイヤにボンディングされた第２のワイヤを有し、前記ボール部の周縁部上において、前記第１のワイヤの折り返し部または前記第２のワイヤと前記ボール部との間に空隙を有することを特徴とする半導体装置に関する。 （もっと読む）

【課題】減少した信号スキューを提供するマルチチップ・パッケージされた集積回路装置及びその動作方法を提供する。
【解決手段】本発明のパッケージされた集積回路装置は、導電性パッドを上に含む基板と、基板上に複数のチップを含むチップスタックと、１次導電性ラインと、２次導電性ラインと、を備える。１次導電性ラインは、基板上の導電性パッドと、チップスタックの複数のチップのうちの一つの上に設けられた導電性パッドとを電気的に連結する。２次導電性ラインは、チップスタック内の複数のチップのうちの一つの上に設けられた導電性パッドを、その上側にある複数のチップのうちの一つ、及び下側にある複数のチップのうちの一つの上に設けられた対応する導電性パッドに電気的に連結する。 （もっと読む）

【課題】信頼性の高い集積回路を提供する。
【解決手段】集積回路２０は、基板２６を覆うパッシベーション層１８及び前記基板２６を覆うボンディングパッド２００を備え、該ボンディングパッド２００は、第１ボンディングワイヤを当該集積回路２０に接続するための第１ワイヤボンディング領域２０２と第２ボンディングワイヤを当該集積回路に接続するための第２ワイヤボンディング領域２０４とを含み、前記第１ワイヤボンディング領域２０２の少なくとも非周辺部分が前記パッシベーションの上に位置し、前記ボンディングパッド２００の下方にあるパッシベーション層が複数の開口を有し、前記基板２６は配線領域を有し、該配線領域の少なくとも一部は前記パッシベーションの上に位置する前記ボンディングパッド２００の一部の下に存在し、かつ前記配線領域の部分が前記複数の開口を介して前記ボンディングパッド２００に結合する。 （もっと読む）

【課題】配線基板上に実装された半導体チップと配線基板上のワイヤボンドパッドとを接続するボンディングワイヤが半導体チップに干渉することを回避しつつ、半導体チップとワイヤボンドパッドまでの距離が小さい半導体装置を提供する。
【解決手段】配線基板２上に半導体チップ１が実装され、配線基板２上のワイヤボンドパッド５と半導体チップ１上の電極パッド４とがボンディングワイヤを介して接続された半導体装置８であって、電極パッド４よりも半導体チップ１の端部に近接した位置にワイヤボンドパッドを有する中継基板１０が設けられ、半導体チップ１上の電極パッド４と中継基板１０上のワイヤボンドパッドとが第１のボンディングワイヤ３Ａを介して接続され、中継基板１０上のワイヤボンドパッドと配線基板２上のワイヤボンドパッド５とが第２のボンディングワイヤ３Ｂを介して接続されている。 （もっと読む）

【課題】高周波特性の劣化を抑え、小型化を図った半導体装置を提供する。
【解決手段】配線基板１の主面上に搭載された半導体チップ５は、第１の増幅手段ＰＷ１の入力部と電気的に接続するチップ側入力用電極６Ａと、第２の増幅手段ＰＷ２の出力部と電気的に接続するチップ側出力用電極６Ｂを含み、配線基板１は、主面上に、基板側入力用電極２Ａと基板側出力用電極２Ｂとを有し、第１の増幅手段ＰＷ１の出力部は第２の増幅手段ＰＷ２の入力部と電気的に接続され、チップ側入力用電極６Ａと基板側入力用電極２Ａは入力用ワイヤ７Ａによって電気的に接続され、チップ側出力用電極６Ｂと基板側出力用電極２Ｂは、出力用ワイヤ７Ｂによって電気的に接続され、入力用ワイヤ７Ａは半導体チップ５の平面形状を成す一対の第１の辺のうちの一つの辺を跨ぐように形成され、出力用ワイヤ７Ｂは一対の第２の辺のうちの一つの辺を跨ぐように形成されている。 （もっと読む）