【課題】キャピラリーとワイヤーとの干渉・接触を避けながらボンディングパッドとフィンガーが接合される半導体素子及びそのワイヤーボンディング方法を提供すること。
【解決手段】半導体素子１０は、ボンディングパッド１２を備えた矩形の半導体チップ１４とフィンガー１６を備えた矩形のリードフレームよりなる。ワイヤー２０により、それぞれのボンディングパッド１２とそれぞれのフィンガー１６は接合される。ワイヤーは、比較的短い第１のワイヤー群２０と、比較的長い第２のワイヤー群（図示せず）に振り分けられる。第１のワイヤー群２０のボンディングパッド側接合点は、半導体チップ１４の外縁に近い位置に、第２のワイヤー群のボンディングパッド側接合点は、半導体チップ１４の外縁から離れた位置にずれている。これにより、先行形成されたワイヤーとキャピラリーの干渉を避けることができる。 （もっと読む）

【解決手段】 導電性バンプを形成する方法が提供される。この方法は、（１）ボンディングボールを形成するボンディングツールを使用して、ボンディング位置にフリーエアボールをボンディングする工程と、（２）ワイヤクランプが開いた状態で、前記ボンディングボールに接続するワイヤを繰り出しながら、前記ボンディングツールを望ましい高さまで上昇させる工程と、（３）前記ワイヤクランプを閉じる工程と、（４）前記ワイヤクランプが閉じた状態で、前記ボンディングツールを平滑化に適した高さまで下降させる工程と、（５）前記ワイヤクランプが閉じた状態で、前記ボンディングツールを使用して前記ボンディングボールの上面を平滑化させる工程と、（６）前記ワイヤクランプが閉じた状態で、前記ボンディングツールを上昇させ、前記ボンディングツールと係合するワイヤから前記ボンディングボールを分離させる工程とを含む。
（もっと読む）

【課題】抵抗値を調整可能な半導体装置をコンパクト化する。
【解決手段】基板接続領域と、外部配線接続領域と、基板接続領域と外部配線接続領域との間に設置される抵抗調整領域とを、１つの電極パッドに形成し、コンパクト化する。電極パッドの抵抗調整領域に対してトリミングを行うことによって、電極パッドの基板接続領域と外部配線接続領域との間の抵抗値を調整することができる。これによって、抵抗値を調整可能な半導体装置をコンパクト化することができる。 （もっと読む）

【課題】ボンディングパッドの剥がれを防止し、かつボンディングパッド間におけるリーク電流の発生を防止することができる半導体装置及びその製造方法を提供すること。
【解決手段】ＨＢＴ（ヘテロ構造バイポーラトランジスタ）が構成要素の１つとして集積された半導体装置１１０は、半絶縁性ＩｎＰ基板１１上に、順次、エッチングストップ層１２、コレクタコンタクト層１３、コレクタ層１４、傾斜コレクタ層１５、セットバック層１６、ベース層１７が形成された構成を有し、ベース層１７はＩｎＧａＡｓで構成された薄膜であってＰを含まず、このベース層１７上にＳｉＮ２３が形成され、ＳｉＮ２３上にボンディングパッド２５が形成された構成を有する。 （もっと読む）

【課題】 アイランド現象を発生させないでアルミ薄膜にアルミ線でワイヤーボンドする方法の提供。
【解決手段】 水晶基板１１にアルミで成膜した薄膜にアルミ線１３を超音波で接合し配線を作るワイヤーボンド方法であって、ウエッジヘッドでアルミ線１３をアルミ薄膜１２の上に押しつける工程と、アルミ線１３とアルミ薄膜１２に超音波振動を印加する工程とを含み、前記超音波振動の強度を所定値より低く、前記超音波振動の印加時間を所定値より長くする。 （もっと読む）

【課題】半導体基板の表面電極へのワイヤのボンディング予定領域に検査用プローブを押圧することのできる技術を提供する。
【解決手段】半導体基板１０の表面にエミッタ電極２０が形成されている。エミッタ電極２０の上に、厚み方向に貫通しているスリット２２ａが設けられている保護層２２が形成されている。スリット２２ａの間と保護層２２の上に、エッチングレートが保護層２２よりも高い検査用電極２４が形成されている。プローブを検査用電極２４の表面に押圧して検査すると、プローブの荷重によって検査用電極２４の表面に起伏が形成される。保護層２２のエッチングレートは検査用電極のエッチングレートよりも低いので、検査後に電極２４と保護層２２を除去すれば起伏跡のない平坦な表面を有するエミッタ電極２０を暴露できる。エミッタ電極の平坦な表面にワイヤをボンディングできるので、ボンディングの際に素子に局所的なストレスが加わることがない。 （もっと読む）

【課題】 半導体装置が機能するのに必要な半導体構造を製造できる有効領域を拡大する技術を提供する。
【解決方法】 本発明の半導体装置２では、その表面に形成されるパッド１２の少なくとも一部が、半導体基板４の表面の外周の内側を一巡する耐圧保持部６５上に形成されている。従来技術では耐圧保持部６５の内側に形成されていたパッド１２の少なくとも一部を耐圧保持部６５上に形成することで、耐圧保持部６５の内側のパッド領域１０の面積を縮小することができる。これにより、耐圧保持部６５の内側で半導体装置２が機能するのに必要な半導体構造を製造できる有効領域８を拡大することができる。また、パッド１２と耐圧保持部６５の間に導電膜を含む積層構造２０を形成することで、耐圧保持部６５に局所的な電界が印加されることがない。半導体装置２の耐圧特性が悪化することを防ぐことができる。 （もっと読む）

【課題】電源配線を介して伝播する電源ノイズを有効に抑制することができる半導体装置を提供すること。
【解決手段】異なる複数の回路に共通のパッド電極を介して給電するように構成された半導体装置において、前記パッド電極は、デジタル回路に給電するための電源配線の一部をなす導電膜（２０１Ａ）と、前記導電膜から離間して形成され、アナログ回路に給電するための電源配線の一部をなす導電膜（２０１Ｂ）と、前記導電膜（２０１Ａ，２０１Ｂ）の上層に絶縁膜を介して形成され、前記導電膜（２０１Ａ，２０１Ｂ）の夫々と層間配線手段を介して電気的に接続された導電膜（２０４）とから構成される。 （もっと読む）

【課題】ボンディング用パッドに対するプローブ針の接触時に層間絶縁膜にクラックが入った場合に、そのクラックの有無を検出できるようにし、後の組み立て時の歩留りの向上を図り、もってコストの低減化を図ること。
【解決手段】この発明は、層間絶縁膜２７上に形成されたボンディング用パッド３を有する半導体装置である。ボンディング用パッド３の下の位置の層間絶縁膜２５上に、層間絶縁膜２７を介在してクラック検出用電極を含むクラック検出用パターン５が形成されている。クラック検出用パターン５は、層間絶縁膜２７上に形成されるクラック検出用パッド６と電気的に接続されている。 （もっと読む）

【課題】ボンディング等、パッドへの圧力によるクラック発生を回避する半導体集積回路装置を提供する。
【解決手段】内部回路側では半導体素子回路を構成する金属配線パターンＷＰが層間絶縁膜ＩＬ及びビアＶＩＡを介して多層配線構造を実現している。このような多層配線の延長上の金属パッドＰＡＤ形成領域直下にはダミーパターン禁止領域ＰＲＯＨが設けられている。すなわち、ダミーパターン禁止領域ＰＲＯＨ上に層間絶縁膜ＩＬを介して半導体素子回路に繋がり外部との電気的接続領域を有する金属パッドＰＡＤが設けられている。ＰＡＤ下周辺の所定距離ｄ１の範囲内はすべて層間絶縁膜ＩＬで埋められた構成となっている。金属パッドＰＡＤへのボンディング時の衝撃はダミーパターン禁止領域ＰＲＯＨ上を埋める層間絶縁膜ＩＬにかかる。 （もっと読む）

【課題】ボンディングオプションパッドに対する入力部の消費電流を低減しかつこのボンディングオプションパッドに接続される回路の誤動作を防止する。
【解決手段】パッド（１１）に対して電源投入時にこのパッドを所定電圧に駆動する第１トランジスタを（２０ｇ）を設けるとともに、パッド電位をインバータ（２０ｂ）およびトランジスタ（２０ｅ）のハーフラッチでラッチする。 （もっと読む）

【課題】エッチング反応向け構造を提供する。
【解決手段】該構造にはウェハー区域のエッチングからの防護用マスクおよびマスク下面の下に貼り付けられるシールリングがある。該マスクにはエッチング区域を暴露させる少なくともひとつの空気開口部がある。さらに、マスクはシールリングによりウェハーに貼り付けられる。さらに、本発明によりドライエッチング反応用マスクを形成する方法も提供される。まず、本発明にはベース材料の準備および該ベース材料両面のマスキング材料の塗布の段階が含まれる。次の段階は開口部を形成するマスキング材料のパターン付けである。引き続き、ベース材料は少なくとも１つのマスク開口部を生成する開口部とマスク孔を通じてエッチングされる。最後に、マスク材料の除去が行われる。 （もっと読む）

【課題】検査時のプロービング又はワイヤボンディングの際に、パッドの下層の絶縁膜にクラックが発生するのを防止し、ワイヤボンディングでのパッド剥がれを防止する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１０１上に形成された一の絶縁膜１１２と、一の絶縁膜１１２の上に形成された一の金属パターン１１６と、一の絶縁膜１１２および一の金属パターン１１６の上に形成された他の絶縁膜１１７と、他の絶縁膜１１７の上に一の金属パターン１１６と対向して形成された他の金属パターン１１９と、他の金属パターン１１９の周囲に配置して、他の絶縁膜１１７中に形成された接続孔１２０ｂとを備え、接続孔１２０ｂを通じて一の金属パターン１１６と他の金属パターン１１９を直接接触させて電気的に接続する。 （もっと読む）

マイクロ電子デバイス、関連するアセンブリ、および関連する方法を提供する。例えば、本発明のある態様は、面および面内の開口を有するマイクロフィーチャワークピースを含むマイクロ電子デバイスを対象とする。デバイスは、表面を有するワークピースコンタクトをさらに含むことができる。ワークピースコンタクトの表面の少なくとも一部が、開口と、開口と表面の間に延びる通路とを通じてアクセス可能にすることができる。本発明の他の態様は、マイクロフィーチャワークピースのワークピースコンタクトに接続可能にすることができる支持コンタクトを保持する面を有する支持部材を含むマイクロ電子支持デバイスを対象とする。デバイスは、支持部材によって保持された埋込支持コンタクト手段をさらに含むことができる。埋込支持コンタクト手段は、マイクロフィーチャワークピースの第２のワークピースコンタクトに接続可能にすることができる。 （もっと読む）

【課題】 装置プログラムのファイル数が極端に多い場合でもその管理が簡単で、装置プログラムの選択にそれほど手間がかからない半導体製造装置の装置プログラムの管理システムを提供する。
【解決手段】 複数種類の製品に対してボンディング処理を実行可能なボンディング装置の装置プログラムを管理する管理システム１００であって、製品の種類毎及び、ボンディング装置の号機毎にそれぞれ設定された複数種類の装置プログラムを格納するファイルサーバと、行又は列の一方に製品の種類を示し且つその他方にボンディング装置の号機を示すマトリクスの当該行と該列とが交差する各セルに、各セル毎の行要素及び列要素の組み合わせに対応する装置プログラムがファイルサーバに格納されているか否かを認識可能に表示することにより、当該装置プログラムの一覧を画面表示するモニタと、複数のセルの中から任意のセルをポインタ９０で選択可能なマウスと、を有する。 （もっと読む）

【課題】 ゲート電極下の絶縁膜の実装時のストレスによるクラックの発生を防止できるようにした半導体装置及びその製造方法、半導体装置の設計方法を提供する。
【解決手段】 シリコン基板１に設けられたトランジスタと、このトランジスタを覆うようにシリコン基板１上に設けられた層間絶縁膜２１と、層間絶縁膜２１上にＡｌパッド３１を介して設けられたバンプ電極４１とを有し、バンプ電極４１下方の領域のシリコン基板１には、トランジスタとしてゲート電極１１の周縁部下のシリコン酸化膜が当該ゲート電極１１の中央部下のシリコン酸化膜よりも厚いＭＯＳトランジスタ１０のみが設けられ、それ以外の領域のシリコン基板１には、トランジスタとしてゲート電極の中央部下からその周縁部下にかけてのシリコン酸化膜の厚さが均一なＭＯＳトランジスタ７０が設けられている。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。また、ＩＣテストを安定的に行いつつ、半導体装置を製造する技術を提供する。
【解決手段】プローブを用いたＩＣテストを行った後のパッド部は第２のパッシベーション膜１５８で被覆されている。そのため、ＩＣテストの後に施されるバリアメタルの除去工程において使用されるウェットエッチング用の薬液から、ＩＣテストの実施によって部分的に薄くなったパッド部を保護することができる。したがって、パッド部を介した、ＩＣチップ内への薬液の侵入を抑制することができる。また、半導体装置１００においては、プローブを用いたＩＣテストを行うパッド部と、金属バンプ電極１６２を形成するための開口部とが分離されている。そのため、ＩＣテストによって生じたプローブ痕１６４の影響が金属バンプ電極１６２の形状に及ぶことを抑制することができる。 （もっと読む）