【課題】電流抑制部を有する半導体デバイスパッケージを提供する。
【解決手段】ノーマリーオン型の第１トランジスタと、ドレインが、第１トランジスタのソースと接続され、第１トランジスタとカスコード接続されたノーマリーオフ型の第２トランジスタと、第２トランジスタのソースと第１トランジスタのゲートとの間に設けられた、第２トランジスタのソースから第１トランジスタのゲートへと流れる電流を抑制する電流抑制部と、第１トランジスタ、第２トランジスタ及び電流抑制部を封止する封止部と、第１トランジスタのドレインに接続され、封止部の外に延伸したドレイン端子と、第２トランジスタのゲートに接続され、封止部の外に延伸したゲート端子と、第２トランジスタのソースに接続され、封止部の外に延伸したソース端子と、を備える半導体デバイスパッケージを提供する。 （もっと読む）

【課題】電源端子及びグランド端子をより少なくして、信号端子をより多く備えることができる半導体装置を提供する。
【解決手段】複数の第１電極パッド１１を第１面に有する半導体チップ１０と、第１面上で、複数の第１電極パッド１１の各々と接触し、複数の第１電極パッド１１の各々を電気的に接続する第１配線テープ２０とを具備する。 （もっと読む）

【課題】電極端子とモールド部材との接合強度を向上させた半導体装置を提供する。
【解決手段】金属基材２０上の第１領域２０ａに半導体素子１０を搭載する搭載工程と、この金属基材２０上の複数の電極端子形成領域２０ｂのそれぞれを半導体素子１０の対応する電極端子１１とそれぞれボンディングワイヤにより接続するワイヤ形成工程と、金属基材２０上の半導体素子１０及びボンディングワイヤ１３をモールドするモールド工程と、モールドした半導体素子１０及びボンディングワイヤ１３を金属基材２０から剥離する剥離工程とを有するようにした。 （もっと読む）

【課題】従来技術よりもＤＲＣエラーの少ない（結線率の高い）配線結果を得ることのできる配線設計方法を提供する。
【解決手段】第１配線部分とボンディングワイヤを介して接続された第２配線部分を有したＳｉＰの配線を設計するための配線設計方法であって、第１配線部分又は第２配線部分のＤＲＣエラーの有無を判定し、ＤＲＣエラーが有る場合に該エラーを選択する工程（Ｓ１０１）、選択されたＤＲＣエラーに関する複数のネットを特定する工程（Ｓ１０３）、特定されたネットの配線を引き剥がす工程（Ｓ１０４）、特定されたネットのボンディングワイヤ割り当てを変更する工程（Ｓ１０５）、特定されたネットをＤＲＣエラーが生じないように再配線する工程（Ｓ１０６）、再配線の結果を受け入れるか否かを判断する工程（Ｓ１０７）、を有する。 （もっと読む）

【課題】リードフレームに外力が加わったときにボンディングワイヤの変形などの異常検出を容易にしたリードフレームを用いた半導体装置の製造方法を提供する。
【解決手段】アイランド部３とリード部８とが連結部１１により一体に連結されてなるリードフレーム２００を用意し、アイランド部３に半導体素子１、２を搭載する工程と、半導体素子１とリード部８とをボンディングワイヤ９により電気的・機械的に接続する工程とを備える半導体装置の製造方法において、アイランド部３と連結部１１とを、ボンディングワイヤ９よりも機械的強度の低いダミーワイヤ１０を介して機械的に接続する工程を備えている。 （もっと読む）