説明

Fターム[5F044KK05]の内容

ボンディング (23,044) | フェイスダウンボンディング用配線基板 (5,003) | 基板 (2,939) | 半導体・金属基板 (232)

Fターム[5F044KK05]に分類される特許

1 - 20 / 232




【課題】 複数のチップ間または基板とチップとの間に期待される高精度アライメントを実現すること。
【解決手段】 複数のチップ間においてはんだバンプが溶融した場合に、複数のチップ同士の横方向の相対的な動きを規制する複数のスタッドの組合せが作成される。複数のチップ同士が複数のはんだバンプの溶融によって相対的に移動した場合であっても、相対的な動きが規制されて、複数のチップのそれぞれに設定された複数のはんだバンプ同士が所定の範囲内に整列するように、複数のチップ間に配置される複数のはんだバンプのピッチに従って配置されているところの任意のはんだバンプをリファレンスにした位置において、所定の幅を有する複数のスタッドの組合せが、複数のチップのそれぞれに作成される。 (もっと読む)


【課題】バンプを有する第1の部品を、当該バンプを介して第2の部品に接合してなるバンプ接合構造体の製造方法において、沈み込み量のばらつきを抑制して安定した接合が実現できるようにする。
【解決手段】バンプ13への超音波振動の印加を開始し、当該超音波振動の印加を続けながら、第1の荷重F1よりも大きい第2の荷重F2を、第1の部品10および第2の部品20に印加することにより、第1の工程の終了時点よりも更に第2の部品20側へ第1の部品10が沈み込むようにバンプ13を潰して接合させる第2の工程において、第1の部品10の第2の部品20側への沈み込みによる変位量を沈み込み量としたとき、第2の工程では、第2の工程における沈み込み量x2をモニタし、当該沈み込み量x2が所定値になった時点で、超音波振動の印加を停止し、第2の荷重F2の印加のみとする。 (もっと読む)


【課題】 3次元実装のプロセスに親和性のある、高精度のアライメントを提供すること。
【解決手段】 複数のシリコンチップ間においてはんだバンプが溶融した場合に、複数のシリコンチップ同士の横方向の相対的な動きを規制する複数のスタッド(40)の組合わせであって、複数のシリコンチップ間に配置される複数のはんだバンプ(10)のピッチに従い、これらの横方向の位置をリファレンスにして横方向位置が決定されていて、複数のシリコンチップが横方向に相対的に移動した場合に相対的に動きが規制されて、複数のシリコンチップのそれぞれに設定された複数のはんだバンプ同士の横方向位置が(高さ方向において)整列するように、一方のシリコンチップおよび他方のシリコンチップにおいて複数のスタッド(40)が設けられる。 (もっと読む)


【課題】 シリコンチップの層間絶縁膜に機械的強度の低い(脆い)low−k材料が用いられる構造においても、シリコンチップ上にかかる応力を軽減するような低応力のはんだバンプ接続を実現すること。
【解決手段】 正方形シリコンチップ(厚さ725μm)とラミネート層(厚さ1000μm)とが、正方形シリコンチップ上に配置されているところのlow-k層(配線層(BEOL)の絶縁層)を介して、正方形シリコンチップとラミネート層との間に2次元アレイ状に配置された複数のはんだバンプの溶融後の硬化により接続されている、積層体として、
正方形シリコンチップ(の4つの辺に相当する)外周から所定の割合まで内側にわたって配置された部分的な複数のはんだバンプについては、他の部分の複数のはんだバンプよりも弾性率が相対的に低くなるようにフィラーを入れて調整されている、ことを特徴とするものである。 (もっと読む)


【課題】 より最適に半導体ウエハ同士の接合を行うことができる基板張り合わせ方法を提供する。
【解決手段】 基板張り合わせ方法は、第1条件下で、第1基板(W1)と第2基板(W2)とのそれぞれ被加工領域毎(ES)に設定された計測点のうち、予め選択された所定数のサンプル計測点(SA)の位置を計測する計測工程(P11、P12)と、サンプル計測点の計測位置を演算パラメータとして統計演算を行い、第1基準マーク及び第2基準マークを基準としたそれぞれの被加工領域の配列のオフセットなどを算出する算出工程(P13)と、第1条件とは異なる第2条件下で、第1基板及び第2基板に対して表面を活性化させる表面活性工程(P15)と、第2条件下で、第1基準マーク及び第2基準マークを観察しながら、算出工程の算出結果に基づいて第1基板と第2基板とを重ね合わせる重ね合わせ工程(P18、P19)と、を備える。 (もっと読む)


【課題】空洞部の破壊を防ぐと共に、基板間の接続の信頼性を向上できるようにした半導体装置の製造方法及び半導体装置、電子機器を提供する。
【解決手段】第1の基板は、第1の面と第2の面とを有する第1の基材と、第1の基材の第1の面側に設けられた犠牲層と、第1の基材の第1の面と第2の面との間を貫通する貫通電極と、貫通電極と第1の基材との間に設けられた絶縁膜と、を有する。第2の基板は、第3の面を有する第2の基材と、第2の基材の第3の面側に設けられたバンプと、第2の基材の第3の面側に設けられ、バンプを囲む環状導電部と、を有する。第2の面と第3の面とを対向させた状態で、貫通電極とバンプとを接続すると共に、第1の基板の周縁部を環状導電部に埋入させる実装工程と、実装工程の後で、犠牲層をエッチングして第1の基材の第1の面側に空洞部を形成するエッチング工程と、を含む。 (もっと読む)


【課題】貫通ビアを用いた実装における端子間のショートや実装精度の低下を防止する。
【解決手段】半導体チップ88の貫通ビア86の上に、他の半導体チップ101を実装する。半導体チップ101のバンプ103は、4つの貫通ビア86で囲まれた領域に導かれて接合される。各貫通ビア86は、バンプ103に面する側面及び上面の保護膜31がエッチングによって除去されており、バンプ103のハンダ材料への濡れ性が保護膜31で覆われた領域よりも良好になっている。このために、ハンダ材料のはみ出しによる他の電極との間のショートが防止される。さらに、1つのバンプ103に複数の貫通ビア86からなる接続端子を配置するので、バンプ103に確実に接合できる。 (もっと読む)


【課題】積層された半導体ウエハーが備える接続部間の電気的な接続を安定的に行い得るとともに、効率よく複数の半導体素子を製造し得る半導体ウエハーの接合方法および信頼性の高い半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体ウエハーの接合方法では、半導体ウエハー210と半導体ウエハー220との間に、フラックス活性を有する硬化剤と、熱硬化性樹脂とを含む接合層60を介在させて、半導体ウエハー210、220が積層された半導体ウエハー積層体230を得た後に、半導体ウエハー積層体230を、加熱しつつ、その厚さ方向に加圧することにより、半田バンプ224を溶融・固化するとともに、前記熱硬化性樹脂を硬化して、半導体ウエハー210と半導体ウエハー220とが固着することにより、接続部(半田バンプの固化物)225で、接続部212と接続部222とが電気的に接続された半導体ウエハー接合体240を得る。 (もっと読む)


【課題】吸着ツールに対する半導体チップの位置ずれを補正して被搭載体に搭載可能となり、被搭載体に対する半導体チップの位置精度の向上が図れる半導体装置の製造方法、および、製造装置を提供する。
【解決手段】半導体チップ2を吸着ツール12で吸着する工程と、吸着ツールに吸着された半導体チップの裏面から赤外線カメラ13で赤外線画像を撮影することにより半導体チップの表面にあるアライメントマークの位置を検出する工程と、赤外線カメラによって検出されたアライメントマークの位置に基づいて吸着ツールに対する半導体チップの位置ズレを補正して半導体チップを被搭載体3に搭載する工程と、を含む。 (もっと読む)


【課題】低温で接合でき、接合後にはんだバンプの溶融温度を上昇させることができる半導体装置の製造方法を提供する。
【解決手段】第1の接続部材11の第1の主面11Aに第1の接続パッド11aを形成する工程と、半導体チップ21の回路形成面21Aに、第2の接続パッド21aを形成する工程と、第1の接続部材の上に半導体チップを、第1の接続パッドが前記第2の接続パッドに、Sn−Bi合金よりなるはんだバンプ31Aを介してコンタクトするように載置する工程と、はんだバンプをリフローさせ、前記第1の接続パッドと前記第2の接続パッドとを接合する工程と、前記接合工程の後、前記第1および第2の接続パッドの一方をアノード、他方をカソードとして、前記アノードから前記カソードへと直流電流を通電し、前記はんだバンプ中のBiを前記アノードの側に濃集させ、前記はんだバンプ中のSnを前記カソードの側に濃集させる工程と、を含む。 (もっと読む)


【課題】アンダーフィルの収縮が半導体チップの電気特性に及ぼす影響を低減できる半導体装置を提供する。
【解決手段】半導体装置1は、半導体チップ2とベース材3との積層構造を有する。半導体チップ2の表面上に電極21が形成されており、ベース材3の表面上に電極31が形成されている。半導体チップ2の前記表面とベース材3の前記表面とが対向すると共に電極21と電極31とが突起電極4を介して電気的に接続されている。半導体チップ2の前記表面とベース材3の前記表面とに挟まれた領域のうち、電極配置領域B以外の他の領域に位置する部分のアンダーフィル5に分断領域6が設けられている。 (もっと読む)


【課題】外部接続用電極が狭ピッチであっても、高い接続信頼性を簡易に実現することができる半導体装置を提供する。
【解決手段】外部接続用電極を備えた半導体装置であって、前記外部接続用電極が、半導体基板上に形成されたメタル層12と、メタル層12と接触するように形成され、かつメタル層12の一部を露出させる開口部13aを有する絶縁層13と、絶縁層13の開口部13aから露出するメタル層12と電気的に接続するように形成されたバリアメタル層14と、を備え、バリアメタル層14が、絶縁層13に垂直な平面とバリアメタル層14の表面とが交わって形成される線分のうち、絶縁層13の開口部13aの周囲の領域に対応する部分に、曲率半径を有する。 (もっと読む)


【課題】ウエハの接合部どうしをAuSn共晶接合する工程において、AuSnによる密着層の劣化を防ぐこと。
【解決手段】ウエハ1の表面に密着層4を形成し、密着層4の上方にAuSnとの濡れ性の悪い材料からなる拡散防止層7を積層する。さらに、拡散防止層7の縁よりも引っ込めて拡散防止層7の表面に接着層8を形成し、ウエハ1の表面に接合部3を形成する。一方、ウエハ11の下面に接合部13を設け、接合部13の下にAuSnハンダ層19を設ける。ウエハ1とウエハ11とを向かい合わせ、AuSnハンダ層19を溶融させて接合部3と接合部13をAuSnハンダ22によってAuSn共晶接合させる。 (もっと読む)


【課題】半導体デバイスの製造のスループットをさらに向上できるとともに、製造される半導体デバイスの品質の低下を防止できる三次元実装装置を提供する。
【解決手段】三次元実装装置11において、搬送トレイ16は配置面16aaを含む内側トレイ16aを有し、且つ該配置面16aaに配置された8つの積層チップ21を搬送し、チャンバ27は内側トレイ16aを収容し、下部ステージ28はチャンバ27内において内側トレイ16aを載置し、上部ステージ29は、下部ステージ28に載置された内側トレイ16aにおける配置面16aaと平行な押圧面29aを有し、下部ステージ28及び上部ステージ29はそれぞれヒータ33,39を内蔵し、下部ステージ28及び上部ステージ29が間を詰めるように移動する。 (もっと読む)


【課題】加圧加熱部材からの熱が加工対象物へ急激に伝達してしまうことに起因する不具合の発生を抑制する。
【解決手段】加圧加熱装置200は、加工対象物(例えば、積層体2)を両側から挟み込んで加圧及び加熱する第1及び第2加圧加熱部材56、52と、劣熱伝導部材55と、を有する。劣熱伝導部材55は、第1加圧加熱部材56よりも熱伝導率が低い材料により構成され、第1加圧加熱部材56と加工対象物との間に配置される。 (もっと読む)


【課題】薄型化,狭ピッチ端子化された半導体素子であっても、生産性を維持しながら、はんだ接合の際の反りを抑制することを目的とする。
【解決手段】半導体素子を搭載する毎に加圧状態で加熱して仮接合を行い、全ての半導体素子を仮接合した後、一括して加圧状態で加熱して本接合を行うことにより、薄型化,狭ピッチ端子化された半導体素子であっても、生産性を維持しながら、はんだ接合の際の反りを抑制して積層することができる。 (もっと読む)


【課題】
読み出し回路を備えた第一基板と受光素子を備えた第二基板をバンプ接続した量子型赤外線熱感知デバイスにおいて、HgCdTe等で構成された第二基板に影響を与えることなくシリコン基板等で構成された第一基板と、第二基板の熱膨張係数の違いに起因する隣接バンプ間の接触を防止する。
【解決手段】
量子型撮像素子は、読み出し回路を備えた第一基板と、前記第一基板とフリップチップボンディング(FCB)によって電気的に接続された、受光素子を備えた第二基板と、前記第一基板と前記第二基板をFCBによって電気的に接続する導体バンプ群と、各バンプの周囲を囲むように存在し、前記第一基板側にのみ固定され、前記第二基板との間に空隙を設けた絶縁壁とを有する。 (もっと読む)


【課題】回路チップの一面側にセンサチップを電気的に接続するとともに、回路チップの一面側に接続部材を設け、接続部材を介して回路チップを基台に支持してなるセンサ装置において、接続部材と基台とのはんだ接合性を向上させる。
【解決手段】接続部材は、Ag−Sn合金の焼結体よりなり、回路チップ20側から基台10側に向かって先窄まりとなるアスペクト比が1以上の円錐形状をなす円錐部材40であり、基台10の一面11に設けられたはんだ60により、円錐部材40の先端部42側と基台10とが接合されている。 (もっと読む)


1 - 20 / 232