【課題】本発明は、半導体パッケージ基板及び半導体パッケージ基板の製造方法に関する。
【解決手段】本発明の一実施例によると、パッドが形成されたキャリア基板を準備する段階と、前記パッドの上部に絶縁層を形成する段階と、前記キャリア基板を除去する段階と、前記絶縁層及び前記パッドの上部に回路層を形成する段階と、前記パッドの一部をエッチングし、前記絶縁層の内部に開口部を形成する段階と、を含む半導体パッケージ基板の製造方法が提供される。 （もっと読む）

【課題】 多層回路基板、その製造方法及び半導体装置に関し、基板表面に露出した電極端子の近傍におけるインピーダンス整合を実現する。
【解決手段】 複数の絶縁層と複数の導体層とが交互に積層された多層基板と、前記多層基板の一方の主表面側に形成され、前記多層基板の内部から前記主表面に向かうにつれて径が大きくなる円錐台形状のビア導体と、前記円錐台形状のビア導体に対して絶縁層を介して同軸的に形成された縦断面がテーパ状部を有するグランド電極とを設ける。 （もっと読む）

【課題】本発明は、表面に配列された端子パッドの半田接合力を向上させる配線基板及びその製造方法を提供することを目的とする。
【解決手段】表面に半田接合用の複数の端子パッド２０〜２４、２７、２８を有する配線基板１０、１０ａ〜１０ｇであって、
前記複数の端子パッドは、平面形状が正多角形に形成され、
該正多角形の内心Ｉが、所定のピッチＬで配列されたことを特徴とする。 （もっと読む）

【課題】本発明は、接合材料を微細ピッチで供給し電気的な接続が可能な電子部材を提供することを目的とする。
【解決手段】回路基板に設けられた一つ以上の接続端子に対して、電子部材に設けられた一つ以上の電極が接合層を介して電気的に接合され、前記接合層は焼結銀を主体として構成され、前記接合層と接していない電極表面の全面あるいは一部が酸化銀の粗化層であり、当該酸化銀の粗化層の厚さは４００ｎｍ以上５μｍ以下であり、前記酸化銀の層の最表面は１μｍより小さい曲率半径となっていることを特徴とする電子部品。 （もっと読む）

【課題】多層プリント配線板の上面側に設けられた凹部内にＣＳＰと呼ばれる半導体構成体を搭載した半導体装置において、凹部の底面に半導体構成体搭載用の半田を特殊な設備を用いることなく供給する。
【解決手段】多層プリント配線板１の凹部４内に、複数の円孔１２を有し、且つ、前記円孔１２内およびその上下に突出して設けられた半田ボール１３ａを有する半田支持シート１１を配置する。次に、その上に半導体構成体２１をフェースダウン方式で配置する。次に、リフローを行うことにより、多層プリント配線板１の凹部４内において半田支持シート１１上に半導体構成体２１をフェースダウン方式で搭載する。 （もっと読む）

【課題】本発明は、半導体チップがフリップチップ接続される配線基板と、半導体チップと配線基板との間を封止するアンダーフィル樹脂とを備えた半導体装置の製造方法に関し、ボイドの発生を防いで、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを課題とする。
【解決手段】基板本体２１の上面２１Ａに、基板本体２１の上面２１Ａ、パッド２２、及びはんだ２３との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂３１を真空雰囲気下において、ダイアフラム式ラミネート装置を用いて貼り付け、その後、フィルム状アンダーフィル樹脂３１に半導体チップ１２を押圧して、パッド２２に半導体チップ１２をフリップチップ接続した。 （もっと読む）

【課題】アンダーフィル材の注入によるボイドの発生を防止でき、半導体チップと配線基板との接合強度を維持して、バンプレイアウトの複雑化及びバンプの狭ピッチ化に耐えられるようにする。
【解決手段】半導体装置は、半導体チップ１０１と対向し、且つ基板側電極パッド１０５が形成された配線基板１０４と、該配線基板の上に形成され、基板側電極パッドを露出する開口部１１５ａを有するソルダーレジスト膜１１５と、チップ側電極パッド１０２と基板側電極パッド１０５との間に配置され、対向する電極パッド同士を電気的に導通するはんだバンプ１０７と、ソルダーレジスト膜と半導体チップとの間に充填されたアンダーフィル材１０８とを有している。ソルダーレジスト膜１１５には、開口部１１５ａと接続された溝部１１５ｂが形成されており、溝部の深さは開口部に向かって深くなるように形成されている。 （もっと読む）

【課題】フレキシブル基板に半導体素子をフェイスダウンで実装する半導体装置において、低コストな手段で、小型・薄型構造を妨げずに放熱性を高めるフリップチップ実装構造を提供する。
【解決手段】半導体素子１とフレキシブル基板１０とがバンプ２を介して接合され、半導体素子とフレキシブル基板との間が封止樹脂９により封止されたフリップチップ実装構造において、フレキシブル基板には、半導体素子と対抗する面の一部にランド３が形成され、フレキシブル基板は、バンプと接合されることで画定される領域の内側で屈曲し、このときのランドと半導体素子との間隔が、バンプと接合後の半導体素子とランドとの間隔よりも狭小になっている。 （もっと読む）

【課題】半導体チップの半田バンプとパッケージ基板ユニットの半田バンプとの接続信頼性の向上及び半田バンプ間での狭ピッチ化を図れるパッケージ基板ユニット及びパッケージ基板ユニットの製造方法を提供する。
【解決手段】パッケージ基板ユニット１の半導体チップ実装層２０は、絶縁層２１と、絶縁層２１の上面に形成された導電めっきシート層２２ａと、導電めっきシート層２２ａの上面に形成された導電パッド２３と、導電パッド２３の上面のほぼ中央部に形成される金属ポスト２４と、導電パッド２３及び金属ポスト２４とを包囲するように形成されたソルダーレジスト層２５とを備える。 （もっと読む）

【課題】ビルドアップ基板中に内蔵できるキャパシタを、エアロゾルデポジション法を使って形成する。
【解決手段】金属よりなる第１の基体上に第１のセラミック膜を形成する工程と、金属よりなる第２の基体上に第２のセラミック膜を形成する工程と、前記第１および第２のセラミック膜の一方の表面に銅よりなる第１の電極パタ―ンと第１のビアプラグパタ―ンとを、相互に離間して形成する工程と、前記第１および第２の基体を互いに押圧することにより、前記第１のセラミック膜と前記第２のセラミック膜とを、前記第１の基体と前記第２の基体とが押圧された状態で、前記第１の基体と前記第２の基体との間にパルス電圧を印加することにより、前記第１および第２のセラミック膜を、前記第１の電極パターンおよび前記第１のビアプラグパタ―ンを介して相互に接合する工程と、前記第２の基体を除去する工程と、を含む。 （もっと読む）

【課題】ＣＳＰ及びＢＧＡに搭載されている鉛フリーはんだボールに許容値内で高低差があった場合でも、未はんだやブリッジを防止することができるパッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法を提供する。
【解決手段】半導体デバイス１が配置されたトップパッケージと配線６が配置されたボトムパッケージとを電気接続したパッケージ接続方法であって、少なくとも１以上の半導体デバイス１が配置され、少なくとも１以上の接続パット３に導電性のはんだボール２を搭載したトップパッケージの全てのはんだボール２の高さを揃える高さ揃え工程と、配線６が配置され、少なくとも１以上の接続パット５が配置されたボトムパッケージの少なくとも１以上の接続パット５の上にはんだボール２より融点の低いはんだ４が溶融され、前記トップパッケージと前記ボトムパッケージとを電気接続する接続工程と、を有する。 （もっと読む）

【課題】半導体素子の破損を抑制すること。
【解決手段】上面に凹部１８を備える基板１０の前記凹部１８内に第１半導体素子３０を実装する工程と、前記第１半導体素子３０の上面上に弾性体４０を配置する工程と、第２半導体素子５０の下面が前記弾性体４０の上面に接するように前記第２半導体素子５０の上面に荷重をかけて前記第２半導体素子５０を前記基板１０に接合する工程と、を含む半導体装置の製造方法。 （もっと読む）

【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】電源プレーン３Ｐの中に形成された接地用のビアランド３Ｌおよびこれに接続されたビア６は、接地用の半導体素子接続パッド７Ｇの各列における一部のパッドにのみ対応するにように間引かれて形成されているとともに、電源用の半導体素子接続パッド７Ｐの各列から電源用のスルーホール５Ｐへの導電路が電源プレーン３Ｐにおける前記間引かれた部分を通るようにして形成されている配線基板である。半導体素子接続パッド７への電源供給路が多数確保され半導体集積回路素子Ｓに対して十分な電源供給を行なって半導体集積回路素子Ｓを良好に作動させることができる。 （もっと読む）

【課題】半導体装置とその製造方法において、半導体部品と回路基板との位置合わせを容易にすること。
【解決手段】表面に複数の第１の電極２２が形成された第１の回路基材２０と、第１の回路基材２０の上方に設けられ、第１の電極２２の各々の上方に第１の貫通孔３０ａと第２の貫通孔３０ｂとが形成された第２の回路基材３０と、第２の回路基材３０の上方に設けられた半導体パッケージ５０と、第１の貫通孔３０ａと第２の貫通孔３０ｂ内に設けられ、第１の電極２２と半導体パッケージ５０とを接続する複数の第１のバンプ５１とを有する半導体装置による。 （もっと読む）

【課題】フリップチップ接続タイプの半導体装置における信頼性の向上を図る。
【解決手段】フリップチップ接続タイプのＢＧＡの組立てにおいて、半導体チップ１をフリップチップ接続によって半田接続する時に、配線基板２の下面２ｂ側のランド２ｊの表面に半田プリコート３が形成されていることにより、ランド２ｊと外部端子である半田ボールとの接続が半田接続となるため、ランド２ｊと前記半田ボールとの接続部の耐衝撃性を高めることができ、前記ＢＧＡの信頼性の向上を図る。 （もっと読む）

【課題】半導体装置の製造方法における歩留まり低下を防ぐ。
【解決手段】基材６０上に絶縁膜３０を積層する第１工程と、絶縁膜３０にビアホール３１を形成する第２工程と、絶縁膜３０上に導体層を形成しパターニングすることで、ビアホール３１上に貫通穴４１ａ、４２ａを有する配線４１、４２を形成する第３工程と、貫通穴４１ａ、４２ａの上部に電極１２が配置されるように半導体チップ１１をフェースダウンボンディングする第４工程と、を含む半導体装置１の製造方法である。 （もっと読む）

【課題】半導体素子がフリップチップ実装されたテープキャリアをキャリア基板に設ける際にテープキャリアの４隅が変形する虞がある。
【解決手段】半導体装置は、半導体素子１とテープキャリア３とキャリア基板５とを備えている。半導体素子１は、矩形の主面に複数の電極２を有し、裏面がキャリア基板５の上面に対向するように配置されている。テープキャリア３は中央部３ａ及び周縁部３ｂを有し、中央部３ａは半導体素子が配線４にフリップチップ接続された領域であり、周縁部３ｂは中央部３ａの各辺からキャリア基板５の上面へ向かって屈曲されてボンディングパッド６の上まで延びている。配線４は、一端が電極２に接続され他端がボンディングパッド６に接続されるように中央部３ａの下面から周縁部３ｂのそれぞれの下面へ延びている。互いに隣り合う周縁部３ｂ，３ｂの間には、切り欠き部３１が形成されている。 （もっと読む）

【課題】ＣＳＰやＢＧＡの高密度実装を安価で実現することができる半導体装置の実装構造を提供する。
【解決手段】複数の外部電極２１を有する半導体装置１１と、外部電極２１に対向配置する電極パッド１５を有する多層基板１３と、半導体装置１１と多層基板１３との間に設けられた薄基板１２とを有し、その薄基板１２が貫通スルーホール１６を有し、外部電極２１と電極パッド１５とが貫通スルーホール１６を介して接合材料１４で接合され、その貫通スルーホール１６の一部（例えば１６ｃ，１６ｄ）から配線１７（例えば１７ｃ，１７ｄ）が引き出されているように構成する。 （もっと読む）

【課題】アンダーフィル樹脂が流動する基板表面が平坦となっている配線基板に対し、当該樹脂の流れ出しの範囲を制限し、その流動性の管理をラフに行えるようにすること。
【解決手段】複数の配線層１１，１４，１７，２０が絶縁層（樹脂層）１２，１５，１８を介在させて積層され、各樹脂層に形成されたビア１３，１６，１９を介して層間接続された構造を有した配線基板１０において、チップ搭載面側の最外層の樹脂層１２に、チップ搭載エリアＣＭを囲んで環状に凹部ＤＭ１を形成する。 （もっと読む）

【課題】電気抵抗及び信号遅延を相対的に改善することができるボンドフィンガを採用した集積回路基板及び集積回路素子パッケージを提供する。
【解決手段】表面に複数の導電性パッドを有する集積回路チップと、集積回路チップが搭載される印刷回路基板とを有し、印刷回路基板は、複数の導電性パッドに対応して互いに異なる第１及び第２高さを有して交互に配列される複数の第１及び第２導電性ボンドフィンガと、第１導電性ボンドフィンガ１１４を第２導電性ボンドフィンガ１１３と比べて相対的に高い高さを有するように支持する複数の第１絶縁支持体１１２とを含み、さらに、複数の導電性パッドの内の複数の第１導電性パッドと、対応する第１導電性ボンドフィンガとを各々電気的に接続する複数の第１電気接続体と、複数の導電性パッドの内の複数の第２導電性パッドと、対応する第２導電性ボンドフィンガとを各々電気的に接続する複数の第２電気接続体とを有する。 （もっと読む）