【課題】リフロー処理を行わずに、回路基板へ半導体用パッケージを、簡便に実装し、回路基板から取外すことができる半導体装置を提供する。
【解決手段】回路基板１１のランドパターン１２に、回路基板に実装されるＢＧＡパッケージＩＣ１の側面よりも外側に位置した熱入力部１３を設ける。ＢＧＡパッケージＩＣに覆われる部分のランドパターン１２ａは、バイアホール１４ａ，１４ｂと中間層１１ａを介して、ＢＧＡパッケージＩＣに覆われない回路基板の上面の部分に配した熱入力部１４に接続させる。熱入力部を加熱すると、ランドパターンに接触させたバンプ１ａが溶融し、ランドパターンに接続される。 （もっと読む）

【課題】フリップチップ実装構造を有する構成にて半導体素子からの放熱性を確保できる半導体装置を提供すること。
【解決手段】この半導体装置１は、被実装対象２を実装対象３に対してバンプ４を介してフリップチップ実装して構成されている。この半導体装置１では、被実装対象２が回路面上であって発熱部の近傍にパッド部を有している。また、実装対象３が熱伝導性材料あるいは放熱性材料から成る実装部３２を有している。そして、パッド部と実装部３２とがバンプ４を介して接続されることにより、被実装対象２が実装対象３にフリップチップ実装されている。 （もっと読む）

【課題】半導体チップと基板間の電極の接合状態にバラツキの少ない超音波フリップチップ実装方法を提供する。
【解決手段】超音波フリップチップ実装方法は、半導体チップ１００の一方の主面に複数のバンプ電極１０６を形成するステップと、バンプ電極１０６を、基板上の対応する電極パターン１３２に接触させ半導体チップに超音波振動を印加するステップとを含む。ここで、電極パターン１３２は、超音波の振動方向Ｖに対して斜め方向に配向されている。これにより、電極パターン１３２の超音波振動に寄与し得る実効的な幅Ｗ１（Ｗ１＞Ｗ）を得る。 （もっと読む）

【課題】狭ピッチ配線化を可能にし、かつ、接合信頼性の高い配線基板、半導体装置、半導体モジュールおよびその製造方法を提供する。
【解決手段】主面に半導体素子が実装される配線基板１００であって、絶縁性基材２と、実装されるべき前記半導体素子からの引き回し配線として、絶縁性基材２の主面に設けられた配線３と、外部と接続する外部接続端子として、配線３の一部領域に形成される外部接続端子部４、６と、少なくとも絶縁性基材２の主面における前記半導体素子が実装されるべき実装領域と外部接続端子部４、６の接続面とを露出した状態で絶縁性基材２の主面を覆うように形成された絶縁性樹脂７とを備え、絶縁性基材２の主面の法線方向における外部接続端子部４、６の厚さは、配線３における絶縁性基材２の主面の法線方向の厚さよりも厚い。 （もっと読む）

【課題】半導体装置とその製造方法、及び回路基板シートにおいて、回路基板と半導体素子との接続信頼性を高めること。
【解決手段】回路基板２０に設けられた接続パッド３０の延長部３０ａに接続媒体３５を供給する工程と、回路基板２０の接続パッド３０と半導体素子３７の電極端子３８とを対向させる工程と、接続媒体３５を加熱して溶融することにより、溶融した該接続媒体３５を延長部３０ａから接続パッド３０に伝わせ、接続媒体３５を介して接続パッド３０と電極端子３８とを接続する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】被実装体上に半導体チップが積層された半導体装置において、上側の半導体チップ上へのアンダーフィル材の乗り上げやチップ間でのボイドの発生を防止する。
【解決手段】第１の主面上に配線パターン７が形成された第１の半導体チップと、第１の半導体チップ上でかつ配線パターン７が形成された面上に搭載された第２の半導体チップと、第１の半導体チップと第２の半導体チップとの間に充填され、第２の半導体チップの外周部にフィレットを形成するアンダーフィル材とを備える半導体装置の構成として、第１の半導体チップ上でかつ第２の半導体チップが搭載されるチップ搭載領域１５を区画する４つの辺部のうち、フィレットが最も長く形成される辺部１５Ａの外側に、アンダーフィル材をチップ間に導く導入部１８を形成した。 （もっと読む）

【課題】ＲＦＩＤ用インレットにおいて入力用のバンプ電極及びＧＮＤ用のバンプ電極のみの接合強度を測定する。
【解決手段】ＲＦＩＤ用インレットの組み立てにおいて、チップ搭載領域４ｃの第３パターン４ｆが第１パターン４ｄ及び第２パターン４ｅから分離されていることにより、超音波を印加してバンプ電極２を金属パターン４に接続する際に、第３パターン４ｆは梁となるようなパターンによって支持されていないため、超音波の振動に合わせて動く。これにより、チップ支持用のバンプ電極２ｃと第３パターン４ｆの接合力を、入力用のバンプ電極２ａと第１パターン４ｄの接合力やＧＮＤ用のバンプ電極２ｂと第２パターン４ｅの接合力に比べて弱くすることができ、バンプ電極２の接続強度検査において、入力用のバンプ電極２ａ及びＧＮＤ用のバンプ電極２ｂのみの接合強度を測定することができる。 （もっと読む）

【課題】本発明の目的は、ベアチップが高密度実装されたような半導体装置において、ベアチップの全端子を検査することを可能にした検査用パッド及びそれに付随する配線のレイアウトを提供する半導体装置を実現することである。
【解決手段】本発明に係る半導体装置は、ベアチップの全ての端子が配線基板内の特定の配線層を介して、ダミー領域に配置された検査用パッドにそれぞれ接続され、検査完了後は、そのダミー領域が切断されるものである。 （もっと読む）

【課題】簡単な構成でワイヤボンディング接続及びフリップチップ接続の双方に対応可能な電子部品用の実装基板を提供する。
【解決手段】この電子部品用の実装基板１０では、第２配線部１６が、基板１１の表裏方向について反転した位置関係にある第１電極パッド１３と第２電極パッド１４とを接続している。このため、ワイヤボンディング接続で接続する場合と、フリップチップ接続で接続する場合とで電子部品１の実装面２ａが実装基板１０に対して反転しても、電子部品１側の端子電極３の配列や実装基板１０側の外部電極１２の配列を変えずに、電子部品側の端子電極３と実装基板１０側の外部電極１２とを同一に対応付けることができる。また、上記の構成は、第２配線部１６のパターニングによって実現でき、基板１１や外部電極１２の構造に変更を加える必要がないので、構成の複雑化も回避できる。 （もっと読む）

【課題】 本発明は、リペア、リワーク工程を前提とし、その工程の条件設定等有意義な情報を得るための測定方法及び測定装置を提供することを目的とする。
【解決手段】 半導体チップ及び基板と、この片面を封止する封止樹脂と、前記片面の半対面に形成されるバンプと、前記バンプが接合する実装基板と、アンダーフィル・サイドフィルとを備える半導体パッケージの実装構造において、アンダーフィル或いはサイドフィルした後、硬化した液状樹脂組成物のリペア、リワーク性を定量化するための測定方法及びその測定装置であって、半導体チップ及び基板下部に、実装基板との間に電気的接続をするための半田ボール間を、半田間隙を２６０℃に耐えられるワイヤーで通し、この状態でアンダーフィル或いはサイドフィルした後、ワイヤーをロードセル或いは圧力センサー等に取り付けたものを、所定の温度に加熱後、引き上げることで荷重を測定する方法。 （もっと読む）

【課題】表示パネルに対して回路基板をフェイスダウン実装した構成において、表示パネル側の電極端子と回路基板側の接続配線とを低抵抗で接続可能な表示装置を提供する。
【解決手段】表示パネル３の周縁部の実装領域３ｂに電極端子９が引き出され、接続配線１５が延設された回路基板５を実装させた表示装置１Ａである。表示パネル３と回路基板５との間には、電極端子９と接続配線１５とを接続すると共に、表示パネル９と回路基板５とを接着する異方性導電膜７が挟持されている。表示パネル３の実装領域３ｂは、開口部１３Ａを備えた有機保護膜１３で覆われ、この開口部１３Ａは、有機保護膜１３下の無機絶縁膜１１に設けた電極端子９を露出させる接続部開口１１Ａと共に、接続部開口１１Ａよりも表示パネル３の端縁側の領域を連続して露出させる形状である。この開口部１３Ａの底部において、接続配線１５を対向させた状態で回路基板５が実装される。 （もっと読む）

【課題】導電性、半田濡れ性、ガラス密着性のうち、少なくとも２つ以上の性能を向上させた電極パターンを備えた撮像素子パッケージを提供する。
【解決手段】撮像素子パッケージ１は、撮像素子２と、半田で構成される外部接続端子３と、撮像素子２および外部接続端子３が固定されるガラス基板４とを備え、ガラス基板４には、レジネートにより構成されるとともに撮像素子２と外部接続端子３とを接続する電極パターン７が形成され、電極パターン７は、外部接続端子３と撮像素子２とを接続する導電性の良い電極層９と、この導電性の良い電極層９に固着されるとともに、外部接続端子３が設けられる位置に対応して設けられる半田濡れ性の良い電極層１０とを備える。 （もっと読む）

【課題】基材にベアＩＣチップを実装して、品質の高い電子回路基板を効率良く生産することができる電子回路基板の製造方法を提供する。
【解決手段】インレット用基材２１のうちベアＩＣチップ２３が実装される位置に、第１接着剤４１が、第１のディスペンサー３１により、ベアＩＣチップ２３のバンプ２５に達しない程度の量だけ塗布される。次に、超音波を印加することができるピックアップノズル１５により、半導体ウェハー１６を個別に切り出して形成された個々のベアＩＣチップ２３が、インレット用基材２１に塗布された第１接着剤４１上に各々載置される。その後、ピックアップノズル１５がＩＣチップ２３に対して超音波を印加し、このことにより、ベアＩＣチップ２３のバンプ２５とアンテナ２２とが電気的に接合される。更に、インレット用基材２１およびベアＩＣチップ２３に、第２接着剤４２が、第２のディスペンサー３２により、ベアＩＣチップ２３の上面全域および側面外周全域を覆うように塗布される。 （もっと読む）

【課題】低コストで基板にＩＣチップなどの電子部品を実装することが可能であり、電子部品の実装時にポリマー型導電インクによって導電部の端子間が電気的に接続され、回路がショートすることを防止する部品実装基板の製造方法を提供する。
【解決手段】本発明の部品実装基板の製造方法は、基板１の一方の面１ａに、ポリマー型導電インクを塗布して未乾燥の塗膜２を形成する工程Ａと、この塗膜２における電極部２ａの間に熱可塑性樹脂３を付着する工程Ｂと、電極部２ａに電子部品１１の端子１２が対向するとともに、端子１２間に熱可塑性樹脂３が配されるように、基板１の一方の面１ａに電子部品１１を配置する工程Ｃと、未乾燥の塗膜２を加熱、乾燥させて導電部を形成するとともに、熱可塑性樹脂３を溶融させて導電部の一対の電極間および電子部品の端子１２間に、熱可塑性樹脂３を充填する工程Ｄとを有することを特徴とする。 （もっと読む）

【課題】マルチチップモジュールを効率的に製造すること。
【解決手段】マルチチップモジュール１０ａは、１つの配線パターン領域２ａ内に実装される半導体チップ３Ｌ，３Ｒ同士の間隔Ｂに対し、隣接する配線パターン領域２ａ間における半導体チップ３Ｌ，３Ｒ同士の間隔Ｃを等しくしていることにより、製造時において、搬送ピッチを一定の間隔（間隔Ｂ＝Ｃ）に設定すれば、全ての半導体チップ３Ｌ，３Ｒをテープ基板１Ａの一巡の搬送で実装することが可能となる。したがって、マルチチップモジュールを効率的に製造することが可能となる。 （もっと読む）

本発明は、基板電極を有する布地基板とコンポーネント電極を有する電極コンポーネントとを含む電子布地に関する。前記コンポーネント電極は、基板電極とコンポーネント電極との間において電流が優先的に流れることを可能にするために、前記基板電極と、結合層を介して電気伝導接触にある。寄生電流の発生を防ぐために結合層がパターン化される必要がないので、基板電極及びコンポーネント電極の間の電気伝導性接触部は、改善された信頼性を有する。
（もっと読む）

【課題】打抜き型で打抜く領域を変更するだけで、長さの異なるチップオンフィルムや、端子数の異なるチップオンフィルムが得られるように改良したＣＯＦテープを提供する。
【解決手段】テープ基材１に多数のＩＣチップ２を一定間隔をあけて搭載し、各ＩＣチップ２の前側と後側に入力端子列と出力端子列４０を形成して導電パターン５で配線することにより、チップオンフィルムの構成単位Ａが前後方向に連続して形成されたＣＯＦテープにおいて、上記入力端子列を横二列の入力端子列３１，３２に形成する。双方の入力端子列３１，３２の端子数を異ならせるのがよい。打抜き領域に横二列の入力端子列３０，３１を含めるか、ＩＣチップ２に近い方の入力端子列３１だけを含めるかによって、長さと入力端子数の異なるチップオンフィルムを得ることができる。 （もっと読む）

【課題】 半田の量に誤差あるいは部品位置ずれが生じた場合でも半田の流れを防止することを実現する。
【解決手段】 薄膜基板と、この薄膜基板に形成された電子部品を接続するパッドと、このパッドに設けられ半田の流れを抑制するように形成された凸部と、前記パッドに半田付けされて配置された前記電子部品とにより形成される半導体装置において、前記パッドに接続される前記電子部品の頂点に対応する位置に設けられると共に、前記パッドの周辺部に設けられる切りかけとを具備することを特徴とする。 （もっと読む）

【課題】導電性部材による複数の接続箇所の相互間でのショートを確実に回避する。
【解決手段】回路を内蔵しバンプ１１１を有する回路部品１１０と、バンプ１１１と電気的に接続される接続端１２２ａを有するアンテナパターン１２２がベース１２１の表面に設けられた配線基板１２０と、回路部品１１０を配線基板１２０の表面に固定するとともに、各バンプ１１１と各接続端１２２ａとを電気的に接続した導電性接着剤１３０と、各接続端１２２ａからはみ出た導電性接着剤１３０を、各々自己の方へと誘導する貫通孔部分１２３および窪み部分１２４とを備えた。 （もっと読む）

【課題】圧接部を含む配線経路において、コンタクト抵抗を含む配線抵抗の増大を抑制し配線経路を簡略化することができる表示装置を提供する。
【解決手段】チャージポンプ方式の電源を内蔵するドライバＩＣ１を表示パネル５上に実装し、このドライバＩＣ１に接続された配線のうち、ドライバ内蔵電源への接続配線３のＦＰＣ実装用パッド４の幅を他の配線２のパッド４より広くする。また、パッド４からドライバＩＣ１までの配線経路が短くなるように、ＦＰＣ実装用パッド４の端子列のうち一部の端子間隔をその他の端子間隔より広くする。ＦＰＣ実装用パッド４と圧接により電気的に接続されるフレキシブル基板７側の端子６についても、同様の端子幅及び端子間隔とする。 （もっと読む）