説明

Fターム[5F044KK09]の内容

ボンディング (23,044) | フェイスダウンボンディング用配線基板 (5,003) | 配線パターン (129)

Fターム[5F044KK09]の下位に属するFターム

両面配線 (24)

Fターム[5F044KK09]に分類される特許

41 - 60 / 105


【課題】COF等のフリップチップやILBによるベアチップ実装において、配線基板の寸法変化に起因する半導体素子の電極との間の位置ずれを緩和する。
【解決手段】配線基板1は、導体配線2が延在して形成され、半導体素子4の領域の外側から半導体素子の第1素子電極列5と各々接合された第1接合用配線列9と、半導体素子領域の外側から半導体素子の第2素子電極列7と各々接合された第2接合用配線列10とを備える。第1接合用配線列を構成する各々の導体配線のピッチは、半導体素子領域の外側では第1素子電極列のピッチより広く、半導体素子の中心側の先端では第1素子電極列のピッチより狭くなるように連続的に変化しており、第2接合用配線列を構成する各々の導体配線のピッチは、半導体素子領域の外側では第2素子電極列のピッチより狭く、半導体素子の中心側の先端では第2素子電極列のピッチより広くなるように連続的に変化している。 (もっと読む)


【課題】電子部品の隣接するバンプに集まる溶融状態の金属ろう材が接触するおそれを解消し得る配線基板及び電子部品の実装構造を提供する。
【解決手段】半導体素子20がフリップチップ方式で搭載される配線基板10の搭載面に、複数本の導体パター12が露出されて形成されており、溶融状態のはんだが露出面全面を覆う導体パターン各々に、対応する半導体素子に設けられたバンプが当接して電気的に接続される配線基板であって、互いに隣接する導体パターンの露出面間の間隙が異なり、導体パターンの各々の露出面全面を覆う溶融状態のはんだに、導体パターンの各々と対応する半導体素子のバンプが接触したとき、前記バンプの周面に表面張力で集まる溶融状態のはんだが、隣接するバンプの周面に表面張力で集まる溶融状態のはんだと接触することを防止できるように、導体パターンの露出面間の間隙に対応して、導体パターンの露出長が調整されている。 (もっと読む)


【課題】半導体素子等の電子部品の実装時などに発生し得る基板の反りを有効に低減し、高信頼度の実装に寄与すること。
【解決手段】電子部品を実装するのに適応された配線基板10であって、複数の配線層11,13,15が絶縁層12,14を介在させて積層され、各絶縁層12,14に形成されたビアホールVH1,VH2を介して層間接続された構造体を有している。この構造体の配線が形成されていない部分R2に、厚さ方向に貫通する複数の開口部THが形成されている。さらに、最外層の配線層の所要箇所に画定されたパッド部11P,15Pを露出させてソルダレジスト層16,17が形成されている。 (もっと読む)


【課題】接続パッド上にはんだが設けられるフリップチップ実装用の配線基板において、接続パッドのピッチを狭小化できる配線基板を提供する。
【解決手段】複数の接続パッド22と接続パッド22にそれぞれ繋がる引き出し配線部24とが表層側の絶縁層30に配置された構造を含み、引き出し配線部24は接続パッド22から屈曲して配置されており、接続パッド22上に突出するはんだ層42が設けられている。引き出し配線部24上のはんだが屈曲部B側に移動して接続パッド22上に突出するはんだ層42が形成される。 (もっと読む)


【課題】実装基板に半導体パッケージが搭載される半導体装置において、はんだ実装後の隣接外部接続端子間のはんだブリッジを効果的に防止する。これにより、実装歩留まりが高く、実装性および実装信頼性に優れた半導体パッケージ、それを搭載する実装基板、および半導体装置を提供する。
【解決手段】半導体パッケージ101が、一方の面に複数の外部接続端子103が設けられた半導体パッケージであって、少なくとも一つの前記外部接続端子の周囲の一部または全部を囲むように壁状部材151が設けられている。 (もっと読む)


【課題】実装基板構造物のファインピッチ化とアンダーフィリング・プロセスの品質向上に適用可能とし、かつ、不均一なはんだバンプにより発生する接続不良を解決し、製品の信頼性を向上させ、経済的なコストで製造可能な実装基板構造物及びその製造方法を提供する。
【解決手段】本発明は、実装基板およびその製造方法に関する。実装基板は、その表面に複数の回路と複数の導電パッドを備える回路層を有し、導電パッドは回路よりも高い位置にある基板本体と;絶縁保護層は複数の開口を有して導電パッドを露出させ、開口の寸法は、導電パッドよりも大きいかまたは同等である、基板本体の表面上に配された絶縁保護層を含む。これによって、本発明の実装基板構造物は、ファインピッチのフリップ・チップ実装構造に用いることが可能になる。 (もっと読む)


【課題】数千もしくはそれ以上の高密度多I/O数のリラウトに対してチャネル問題が大幅に緩和され、かつ放熱特性に優れた多層配線基板を提供する。
【解決手段】少なくとも1層の配線層2が、該配線層2に形成された複数の配線部12の間を、該配線層4を備えた絶縁層3の内部に湾曲して立体的に配置された導体ワイヤ5により電気的に接続されており、配線層12の少なくとも一部の配線部12が、絶縁層3を貫通して形成された導体部7を介して、多層配線基板10のベースボード1の配線層4に接続されているように、構成する。 (もっと読む)


【課題】半導体素子の性能を維持しつつ、小型化、及び設計の効率化が実現できる半導体装置及び基板を得る。
【解決手段】半導体素子12に対し、表示装置を駆動させる信号を出力する半導体素子内部出力部30A〜30Dの近傍にグランド端子電極52a及び電源端子電極52bを設ける一方、絶縁性フィルム18に対し、従来より半導体素子12の第1の辺に沿って設けられているグランド端子電極14a及び電源端子電極14bと、グランド端子電極52a及び電源端子電極52bとを接続する半導体素子上金属配線パターン54を設ける。 (もっと読む)


【課題】光に脆弱なベアチップの誤動作を防止することで、高い信頼性を図ることが可能なフレキシブル基板を提供する。
【解決手段】ドライバIC20が搭載される光透過可能な絶縁基板であるベースフィルム30と、ドライバIC20の接続端子21に接続される配線パターン40とを備えたフレキシブル配線基板70において、ドライバIC20が配置される位置に、光不透過な遮蔽パターンが、配線パターン40と同層に形成されると共に、ドライバIC20が搭載された実装面Fの反対側となる裏面UにドライバIC20を搭載する搭載部全体を遮蔽する遮蔽パターン80が設けられている。 (もっと読む)


【課題】集積回路を実装するラベル型フレキシブル回路基板の製作
【解決手段】銅箔1、絶縁導熱材2、および表面に粘着層31を塗布した底材3を用意し、熱プレス処理を行ない、銅箔1、絶縁導熱材2および底材3を結合させて帯状または板状の銅箔フレキシブル回路基板とする。銅箔1上に配線パターンとなるレジスト層4を形成し、エッチング処理により銅箔1からなる回路パターンを形成する。複数の配線パターン11の表面に銀メッキ層12を形成し、銀メッキ層12の表面に電子部品5を半田付けする。絶縁導熱材2の表面をカバ6によりパッケージする。フレキシブル回路基板全部を截断する。絶縁導熱材2を截断すると、截断線21が現れるが、底材3まで截断しない。底材3上に完成した電子デバイス10が複数隣接して底材3を覆う。 (もっと読む)


【課題】配線基板の主面に設けられた絶縁樹脂膜の開口部に接着剤を流入させる際に、接着剤を容易に流入させることができ、開口部の縁部の近傍に気泡が形成されることを抑制する、又は気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供する。
【解決手段】複数の外部接続端子35が形成された面を下向きにしてフェイスダウンで電子部品32が実装され、接着剤42を介して電子部品32が固着される配線基板31は、電子部品32が実装される面に、絶縁膜37が形成され、電子部品32の外部接続端子35が接続される電極36を備えた複数の隣接する配線パターン34を共通して部分的に開口するように、開口部38が絶縁膜37に形成されており、開口部38の外周部分のうち配線基板31の中心側に位置する箇所において、開口部38の端面は、配線パターン34が延在する方向に対して斜め方向に形成されている。 (もっと読む)


【課題】導電部材を介して半導体素子等の電子部品が実装される配線基板及び前記電子部品の当該配線基板への実装構造であって、前記電子部品の凸状の外部接続端子と配線基板の導電層との接合安定性(歩留まり)を向上させた信頼性の高い実装構造を実現する配線基板及び電子部品実装構造を提供する。
【解決手段】一方の主面に、電子部品12の外部接続端子14が接続される電極端子16が複数個、列状に配設された配線基板11は、前記電極端子16が、それぞれ、第1の直線状部16−1と、当該第1の直線状部16−1の端部に於いて当該第1の直線状部16−1とは異なる方向に延びる第2の直線状部16−2と、前記第1の直線状部16−1と前記第2の直線状部16−2とが連続する部位に於ける屈曲部16−3とを有することを特徴とする。 (もっと読む)


【課題】集積回路を多層配線板にフリップチップ接続する際に、多層配線板に対して集積回路が傾いてしまうことを抑制することにより、集積回路のバンプを多層配線板の接続電極に確実に接続することができる電子回路モジュールおよび多層配線板を提供すること。
【解決手段】本発明の電子回路モジュール1は、多層配線板3および集積回路2を備える。また、本発明の多層配線板3は、樹脂製の多層樹脂基板4、接続電極5および内層電極6を備える。多層配線板3は、接続電極5および内層電極6が最も積層された最多積層箇所7を集積回路2の四隅に1箇所ずつ有している。また、合計4箇所の最多積層箇所7は、最多積層箇所7を頂点として隣位する最多積層箇所7を結ぶことにより形成される四角形の内側に集積回路2の重心2gが重なるように配置されている。 (もっと読む)


【課題】半導体チップ電極のファインピッチ化に対応した導体パターンの形成方法を提供する。
【解決手段】導体パターンの形成方法は、基板100の一方の面上に複数の銅パターン110を形成する工程と、各銅パターン110の一部を厚さ方向から押圧し、銅パターン110の一部の幅広領域112を形成する工程と、各銅パターン110上に半田粉末を付着させる工程と、銅パターン上の半田粉末を溶融し、隆起を有する半田めっきを形成する工程とを有する。 (もっと読む)


【課題】チップキャリアの配線層とバンプ形成面を分離することによりICチップ実装後の高い接合信頼性が得られるチップキャリア及び半導体装置を提供することを目的とする。
【解決手段】絶縁基板13の片面に電極パッド16と接合ろう15からなるバンプ21が、もう一方の面に配線層17及び配線層19からなる多層配線を形成してチップキャリア10を得る。さらに、ICチップのパッドとチップキャリア基板のバンプ21とを接合し半田フリップチップ実装して半導体装置を得る。 (もっと読む)


【課題】放熱性を改善することができ、小型化することができるフレキシブル基板と、このフレキシブル基板を備えた半導体装置とを提供する。
【解決手段】基材3は、半導体チップ搭載領域8と金属箔パターン形成領域4とを上面に有する。金属箔パターン形成領域4には、銅箔から成る複数の配線パターン2を形成している。金属箔パターン形成領域4の一部では、配線パターン2同士の間隔に対する配線パターン2の幅の比率が1を越え且つ8.7以下となるように、複数の配線パターン2を形成している。 (もっと読む)


【課題】 放熱性が高く、実装時の接続信頼性が高い新規な半導体装置を提供する。
【解決手段】 半導体装置は、半導体チップと、前記半導体チップを封止する樹脂封止体と、前記半導体チップの第1の主面の第1の電極に接続された第1の導電部材と、前記半導体チップの第1の主面と反対側の第2の主面の第2の電極に接続された第2の導電部材とを有し、
前記第1の導電部材は、前記樹脂封止体の第1の主面から露出し、前記第2の導電部材は、前記樹脂封止体の第1の主面と反対側の第2の主面、及び側面から露出している。 (もっと読む)


【課題】エリアアレイ状のバンプを有する半導体チップのフリップチップ実装に関して、バンプが接合されるボンディングパッドの高密度化を可能とするフリップチップ実装用基板を提供すると共に、その実施過程において生じ得るはんだプリコートのばらつき等の問題点を効果的に解消する。
【解決手段】本発明に係るフリップチップ実装用基板は、ボンディングパッドと、ボンディングパッドに連続する引出線の所要部位とが絶縁層もしくはソルダーレジストから露出する配線パターンを備えるフリップチップ実装用基板において、前記配線パターンの露出部分が、複数の異なる形状に形成されると共に、各々の前記露出部分は、相互に、前記ボンディングパッドの面積が実質的に等しく、且つ前記ボンディングパッドに連続する引出線の所要部位の総面積が実質的に等しく形成される。 (もっと読む)


【課題】フリップチップ実装を行なっても共振や不要発振を起こしにくく且つ寄生効果が小さいMMICを実現できるようにすると共に、MMIC及びMFICの実装を確実に行なえるようにする。
【解決手段】Si等からなる基板11の主面には、GNDプレーン12と誘電体膜13と第1の配線パターン14とが順次形成され、該第1の配線パターン14,誘電体膜13及びGNDプレーン12によりマイクロストリップ線路が構成されている。基板11上には、素子形成面に高周波トランジスタ及び第2の配線パターン21が形成されたMMICチップ22がその素子形成面と基板11の主面とを対向させ、MBB法を用いて固着されている。MMICチップ22においては、第2の配線パターン21と基板11に設けられた誘電体膜13とGNDプレーン12とによってマイクロストリップ線路が構成されている。 (もっと読む)


【課題】 COG部における接続抵抗を的確に把握することが可能な集積回路素子実装モジュールを提供する。
【解決手段】 アレイ基板AR上に形成された配線の接続端子に対して端子電極を電気的に接続することで集積回路素子であるICチップ6が実装されている。ICチップ6内部で電気的に接続される同一の電位を有する一対の端子電極6A,6Bに対応して、アレイ基板AR上の配線の接続端子11A,11Bが設けられ、これら接続端子11A,11Bと接続されてICチップ6の端子電極6A,6B間の接続抵抗を検出するための実効抵抗検出端子13A,13Bが設けられている。 (もっと読む)


41 - 60 / 105