【課題】半導体装置のＩ／Ｏ系および非Ｉ／Ｏ系の電源およびＧＮＤをバランス良く強化して、低電圧動作性能および高速動作性能を向上させること。
【解決手段】配線基板２の一面は、接続パッド６Ａの列を取り囲むように形成され、かつＶＳＳ用接続パッド６Ａ−１と配線１６を介して接続されたＶＳＳ用面状導体パターン１８を備える。配線基板２の他面は、複数のＶＳＳＱ用外部端子７−３を連結するように配置されたＶＳＳＱ用面状導体パターン２１と、複数のＶＤＤＱ用外部端子７−４を連結するように配置されたＶＤＤＱ用面状導体パターン２２とを備える。 （もっと読む）

【課題】フリップチップ接続されて構成される半導体装置などのように、はんだを用いた電極どうしの電気的接続が行われる電子装置においても、チップなどの電子部品の回路、又は、配線基板の回路を変更する以外の手法で、電子部品の電極の接続先を切り替える。
【解決手段】電子装置（例えば、半導体装置１００）は、複数の第１電極２１０を一方の面上に有する配線基板２００と、複数の第１電極２１０とそれぞれ対応して配置された複数の第２電極３１０を一方の面上に有する電子部品（例えば、チップ３００）を有する。第１電極２１０のうちの少なくとも１つ以上は、複数の分割部分２２１、２２２に分割された特定電極２２０であり、分割部分２２１、２２２が、各々異なる配線２５１、２５２に接続されている。分割部分２２１、２２２のうちの何れか１つ以上が、対応する第２電極３１０とはんだ１１０を介して接続されている。 （もっと読む）

【課題】フリップチップ実装の半導体装置において、パッケージ外部の設計を変更せずに、特定の端子の電位を変更できる半導体装置を提供する。
【解決手段】本発明の半導体装置は、外部端子にバンプを備えるＩＣチップと、前記ＩＣチップを搭載するパッケージとを備え、前記パッケージは、前記外部端子に第１の信号又は第２の信号を印加するインナーリード部を備える。前記インナーリード部は、前記ＩＣチップの搭載位置により、前記外部端子に印加する信号を、前記第１の信号又は前記第２の信号に変更可能なインナーリードのパターンを有する。 （もっと読む）

【課題】
本発明は、集積回路素子の電極パッドと、半田バンプとの接合強度の低下を防ぐ圧電装置を提供することを課題とする。
【解決手段】
本発明の圧電装置１００は、素子搭載部材１１０と、素子搭載部材１１０に搭載されている圧電素子１２０と、素子搭載部材１１０の表面に形成されており、素子搭載領域１１８ａおよび引き回し領域１１８ｂを含んでいる金属パターン１１８と、半田バンプ１３２によって金属パターン１１８の素子搭載領域１１８ａに電気的に接続されている集積回路素子１３０とを備え、金属パターン１１８が素子搭載領域１１８ａと引き回し領域１１８ｂとの間に設けられた凸部１１９を有しており、凸部１１９の少なくとも表面部分が金属酸化物から成る。 （もっと読む）

【課題】 フリップチップ接合により半導体発光素子を搭載する場合に、半導体発光素子を精度よく位置決めして実装できる実装基板を提供する。
【解決手段】 半導体発光素子２０をフリップチップ接合により実装可能な実装基板１であって、第１方向に延伸するように形成された第１パターンと、第１パターンと同じ材料で形成された第１位置合わせパターンＭ１と、はんだ濡れ止め用のレジスト材料を用い、第１方向とは異なる第２方向に延伸するように形成された第２パターンＰＲ１と、第２パターンＰＲ１と同じレジスト材料で形成された第２位置合わせパターンＭ２と、を備え、第１パターンにより第２方向の境界が、第２パターンＰＲ１により第１方向の境界が夫々規定される矩形領域にバンプ形成領域Ｒが設定されている。 （もっと読む）

【課題】電機製品のさらなる小型化に伴う電子部品搭載密度の高度化要求に対応するため、マザーボード用基板等の安価な基板上に半導体チップなどの電子部品を搭載することが可能であり、かつ接続信頼性に優れる、基板を提供する。
【解決手段】基板表１面に部分的にシリコーン重合体含有樹脂２を備える基板であり、シリコーン重合体含有樹脂を形成する樹脂組成物の硬化後の熱膨張係数が５０×１０^-6／℃以下である基板であって、シリコーン重合体含有樹脂を形成する樹脂組成物はシリコーン重合体及び無機充填剤を含み、シリコーン重合体１００重量部に対して無機充填剤を１００〜２０００重量部含有している基板。 （もっと読む）

【課題】配線の断面形状を安定化して、接続信頼性を向上させる。
【解決手段】絶縁性フィルムと、前記絶縁性フィルム上に形成されるインナーリード部およびアウターリード部を含む配線と、を備えるプリント配線基板において、前記配線は、前記絶縁性フィルム上の銅箔層をエッチングして形成されるエッチング形成配線部と、前記絶縁性フィルム上に、金属ナノ粒子を主成分とする導電性インクを直接描画することにより形成される直接描画形成配線部と、から構成され、少なくとも前記インナーリード部が前記直接描画形成配線部であることを特徴とする。 （もっと読む）

【課題】従来の導電性接着剤では、０．８ｍｍより更に細かいファインピッチのランドを有する電子回路基板への印刷が出来なかったという課題。
【解決手段】本発明の導電性接着剤は、１０〜９０ｗｔ％のSnBi系はんだ粉末と、残部が有機酸を含有する接着剤とを含む導電性接着剤であって、SnBi系はんだ粉末は、粒子径Ｌ_１が２０〜３０μｍのはんだ粒子Ａ〜Ｄと、粒子径Ｌ_２が８〜１２μｍのはんだ粒子Ｅから構成されており、SnBi系はんだ粉末の混合割合は、粒子径が２０〜３０μｍのはんだ粒子Ａ〜Ｄがはんだ粉末全体の４０〜９０ｗｔ％で、残部が８〜１２μｍのはんだ粒子Ｅである。 （もっと読む）

【課題】接続パッド上にはんだが設けられるフリップチップ実装用の配線基板において、接続パッドのピッチを狭小化できる配線基板を提供する。
【解決手段】複数の接続パッド２２と接続パッド２２にそれぞれ繋がる引き出し配線部２４とが表層側の絶縁層３０に配置された構造を含み、引き出し配線部２４は接続パッド２２から屈曲して配置され、接続パッド２２上に突出するはんだ層４２が設けられており、接続パッド２２は長方形状を有し、引き出し配線部２４は接続パッド２２の長手方向の端部全体から屈曲して引き出されており、接続パッド２２と引き出し配線部２４とが表層側の絶縁層３０から露出して設けられている。引き出し配線部２４上のはんだが屈曲部Ｂ側に移動して接続パッド２２上に突出するはんだ層４２が形成される。 （もっと読む）

【課題】フリップチップ配線を提供すること。
【解決手段】基板上のダイのフリップチップ配線は、配線の隆起を、キャプチャパッド上にではなく、リードまたはトレースの上の狭い配線パッドの上に嵌合することによってなされる。狭い配線パッドの幅は、取り付けられるダイ上の隆起のベース直径未満である。また、フリップチップパッケージは、活性表面において配線パッドに取り付けられた半田の隆起を有しているダイと、ダイ取り付け表面において導電性トレースの上に狭い配線パッドを有している基板とを含んでおり、上記基板における隆起は、トレース上の狭いパッドに嵌合される。 （もっと読む）

【課題】半導体パッケージの実装抵抗を低減する。
【解決手段】第１の金属部材（リード端子５，６）が、第１の貴金属を含む第１の金属体（Ａｕバンプ８）を介して、半導体素子（半導体チップ１）の第１の電極（ソース電極２）と接続され、かつ、第２の金属部材（ダイ端子７）が、第２の貴金属を含む第２の金属体（貴金属メッキ１４及びＡｇメッキ１５）を介して、第２の電極（裏面電極４）と接続される。裏面電極に接続される金属部材を有し、配線基板との半導体装置の実装面が回路形成面側であり、金属部材が折り曲げ加工されている。 （もっと読む）

【課題】複数の金属ボール端子を備えた半導体パッケージをリフロー法により配線基板に実装する際に、金属ボール端子の溶融状態を正確に把握する。
【解決手段】複数の金属ボール端子のうち四隅の金属ボール端子１５Ａ〜１５Ｄはその他の金属ボール端子１４よりも相対的に径が小さい導通検出用の金属ボール端子であり、導通検出用の金属ボール端子１５Ａ〜１５Ｄの径が式（Ｘ）を充足し、互いに対角にある２個の導通検出用の金属ボール端子１５Ａと１５Ｃ、１５Ｂと１５Ｄが配線１６を介して接続されている。
ｄ２≧ｄ１−ｘ・・・（Ｘ）
（上記式中、ｄ１は導通検出用ではない金属ボール端子の径、ｄ２は導通検出用の金属ボール端子の径、ｘは配線基板上に半導体パッケージを載置した時点に対する金属ボール端子の溶融後の半導体パッケージの沈み込み量を各々示す。） （もっと読む）

【課題】着用した際の異物感を最小限に抑えると共に、生産性が向上した布製半導体素子のパッケージ、その布製半導体素子のパッケージの製造方法を提供する。
【解決手段】布製半導体素子のパッケージは、織布と、前記織布上に導電材をパターニングして形成された第１リード部と、を有する布製印刷回路基板と、前記布製印刷回路基板のリード部に接続された電極部を有する半導体素子と、前記布製印刷回路基板と、前記半導体素子とを密封する成形部（molding）と、を含む。前記第１リード部は、前記第１リード部の端部において別の布製半導体素子と電気的に接続された導電性繊維によって前記織布とともに縫合されることにより、あるいは、前記第１リード部は、前記第１リード部の端部において別の布製半導体素子と電気的に接続された布製印刷回路基板の第２リード部と前記織布と共に縫合されることにより、前記別の布製半導体素子と電気的に接続されている。 （もっと読む）

【課題】半導体素子と配線基板との間にボイドが発生するのを効果的に防ぎ、フリップチップ実装の信頼性を高める半導体装置を提供する。
【解決手段】配線基板１における半導体素子２の側端部２ｅの近傍に、アンダーフィル３の塗布位置８がある。配線基板１には、アンダーフィル３が塗布される塗布位置８の近傍であって、半導体素子２のコーナー部２ａ，２ｂに対向する位置に、アンダーフィル３の充填の際にアンダーフィル３の進行を減速させる凹部４ａ，４ｂが形成されている。 （もっと読む）

【課題】半導体装置の信頼性を向上させる。
【解決手段】基板１００は、基材１１に、複数の電極１２と、ベタ導体１０１とを形成することで構成されている。ベタ導体１０１は、半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる基材１１のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、電極１２が形成される基材１１の電極領域とその周囲を除く領域の全体を被覆するように、基材１１に形成される。本発明は、例えば、フリップチップ実装により、半導体装置を製造する場合等に適用できる。 （もっと読む）

【課題】半導体基板の側面を基点としたクラックが半導体装置の多層配線層に伝播することを抑制する。
【解決手段】半導体装置１００は実装基板１０上に、バンプ１３０を用いてフリップチップ実装されている。アンダーフィル樹脂層２００は、半導体装置１００の能動面と実装基板１０の間の空間を封止している。また半導体装置１００の多層配線層１２０は半導体基板１１０の能動面側の面に形成されており、かつ半導体基板１１０の縁に位置する部分１２２が全周にわたって除去されている。多層配線層１２０のうち除去されている部分１２２の幅をｗとして、半導体基板１１０の厚さをｈとしたときに、ｗ＞ｈである。 （もっと読む）

【課題】フリップチップ実装の際のアンダーフィル樹脂の流れ拡がりの問題を解決する。
【解決手段】半導体装置は、基板と、前記基板の主面上にフリップチップ状態で搭載された半導体素子と、前記基板の主面に於いて、前記半導体素子の少なくとも一つの縁部に沿って配設された第１の導電パタ―ンと、前記基板の主面上に於いて、前記第１の導電パタ―ンから離間し、かつ前記第１の導電パタ―ンに沿って配設された第２の導電パタ―ンと、前記基板の主面上に於いて、前記第１の導電パタ―ンと第２の導電パタ―ンとの間に橋絡状態をもって配置された受動素子と、前記基板と前記半導体素子との間に充填された樹脂とを有し、前記樹脂は、前記基板の主面に於いて、前記半導体素子と前記第１の導電パタ―ンと間に延在する。 （もっと読む）

【課題】半導体装置とその製造方法において、半導体部品と回路基板との位置合わせを容易にすること。
【解決手段】表面に複数の第１の電極２２が形成された第１の回路基材２０と、第１の回路基材２０の上方に設けられ、第１の電極２２の各々の上方に第１の貫通孔３０ａと第２の貫通孔３０ｂとが形成された第２の回路基材３０と、第２の回路基材３０の上方に設けられた半導体パッケージ５０と、第１の貫通孔３０ａと第２の貫通孔３０ｂ内に設けられ、第１の電極２２と半導体パッケージ５０とを接続する複数の第１のバンプ５１とを有する半導体装置による。 （もっと読む）

【課題】 ランド状接続端子とバネ状接触子を電気的に接触させた接触面に低周波振動を印加することによって金属間接合部を生成される実装マウント装置を提供する。
【解決手段】 バネ状接触子２を有するインターコネクタ３を備えた実装基板４に、ランド状接続端子５を備えた電子部品６を接合させる実装マウント装置１であって、ランド状接続端子５は、バネ状接触子２との接触面にＳｎ―Ａｇメッキ７が施され、ランド状接続端子５とバネ状接触子２とを少なくとも一対設け、低周波振動アクチュエータ８を備えた加振台９と、この加振台９の下面に設けられたゴム板１４と、を備え、ランド状接続端子５とバネ状接触子２とを対面させて重ね合わせ、低周波振動アクチュエータ８を電気的に駆動させて振動させることによって接触面に金属間接合部１０が生成される。 （もっと読む）