【課題】ＣｕまたはＣｕ合金からなる通電部材（電極端子）に、Ｃｕ成分を含有しないはんだを使用しても、通電部材側とはんだとが十分な接合強度を発現するはんだ接続用通電部材、配線用基板及びめっき皮膜の形成方法を提供する。
【解決手段】ＣｕあるいはＣｕ合金を含む通電部材１上に、ピンホール７を有する置換Ｓｎめっき皮膜５と、電解Ｎｉめっき皮膜４と、電解Ｐｄめっき皮膜３と、電解Ａｕめっき皮膜２と、がこの順に積層されているはんだ接続用通電部材である。 （もっと読む）

【課題】接続信頼性が高く、コストに優れた、狭ピッチ化にも対応可能な接続端子を有する半導体パッケージの製造方法を提供する。
【解決手段】半導体素子をフリップチップ実装する配線基板の最上層の導体回路上に、複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設け、シード層（無電解金属めっき）を形成し、ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成し、電解金属めっきで金属ポストを形成した後、前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する工程を含む。はんだを形成する手法として採用されていた電解めっき工法に替わり、はんだペーストの充填（印刷）手法を採用する。 （もっと読む）

【課題】本発明は、半導体チップパッケージ及びその製造方法に関する。
【解決手段】本発明の実施形態によると、（ａ）ＩＣ基板上に形成されたバンプパッド上にスズ系金属メッキ層を形成する段階と、（ｂ）ベアチップの電極パッド上にＣｕフィラーを形成する段階と、（ｃ）ベアチップのＣｕフィラーをＩＣ基板の金属メッキ層に載置し、Ｃｕフィラーと金属メッキ層とを接合させる段階と、（ｄ）接合されたＩＣ基板とベアチップとの間を絶縁体で充填する段階と、を含むスズメッキを利用した半導体チップパッケージの製造方法が提案される。また、その方法により製造された半導体チップパッケージが提案される。 （もっと読む）

【課題】 エレクトロマイグレーションによる接続パッドの空隙を抑制することが可能な配線基板を提供すること。
【解決手段】 上面に半導体素子４の搭載部１ａを有する絶縁基板１と、ガラス成分を含む銅の多結晶体からなり、搭載部１ａから絶縁基板１の内部にかけて形成された貫通導体３と、貫通導体３を形成している銅の結晶よりも平均粒径が大きい銅の多結晶体からなり、搭載部１ａにおける貫通導体３の端面を覆うように形成された接続層２とを備えており、接続層２を形成している銅の結晶配向性が無配向であり、半導体素子４の電極５が接続層２にはんだ６を介して電気的に接続される配線基板である。 （もっと読む）

【課題】２００℃程度の高温条件で回路部材同士の接続を行った場合でも、回路部材の反りを十分に抑制できる接着剤組成物及びこれを用いた回路接続材料を提供すること。
【解決手段】本発明の接着剤組成物は、回路部材同士を接着するとともにそれぞれの回路部材が有する回路電極同士を電気的に接続するために用いられるものであって、エポキシ樹脂、エポキシ樹脂硬化剤、及び、架橋反応性基を有し且つ重量平均分子量が３００００〜８００００であるアクリル系共重合体を含有する。当該接着剤組成物を温度２００℃で１時間加熱して得られる硬化物は、−５０℃における貯蔵弾性率が２．０〜３．０ＧＰａであり且つ１００℃における貯蔵弾性率が１．０〜２．０ＧＰａであるとともに、−５０〜１００℃の範囲における貯蔵弾性率の最大値と最小値との差が２．０ＧＰａ以下である。 （もっと読む）

【課題】半導体チップに形成するはんだバンプの形成方法を限定することなく、はんだバンプによる複数の接続部の面積をいずれも同程度に保ったままで、接続信頼性が高い実装を可能とする半導体装置を得られるようにする。
【解決手段】半導体装置は、少なくとも１つの素子が形成された素子形成面と該素子形成面に形成された複数の電極パッド２とを有する半導体チップ１と、主面が半導体チップ１の素子形成面と対向し、且つそれぞれが主面の各電極パッド２と対向する位置に形成された複数の接続パッド１５を有する配線基板１０と、各電極パッド２と各接続パッド１５との間にそれぞれ設けられ、それらを電気的に接続する複数のはんだバンプ４とを備えている。各はんだバンプ４における、電極パッド２側の組成と接続パッド１５側の組成とは同一である。 （もっと読む）

【課題】５０ミクロンピッチ以下の微細ピッチ電極を有する半導体素子を基板上のパッドもしくは配線を接続する構造において、接続時の加熱または荷重負荷時に発生するバンプ間ショートや、高歪みによる接続部破断を防止しあるいは接触抵抗を低減し、高信頼性で高速伝送に対応可能な半導体装置を提供する。
【解決手段】基板２０と半導体素子１は縦弾性係数（ヤング率）が６５ＧＰａ以上６００ＧＰａ以下のバンプ１１と、錫、アルミニウム、インジウム、あるいは鉛のいづれかを主成分とする緩衝層１２を介して接続されており、バンプ１１と基板２０上のパッドもしくは配線２１の対向した面の少なくとも一方に突起が形成され、超音波により接続することにより低温接続が可能な半導体装置。 （もっと読む）

【課題】接続信頼性の高い半導体装置を提供する。
【解決手段】半導体チップ５は、第１金属により形成されたバンプ電極５１を有する。また、回路基板１は、第２金属と第３金属とにより形成された金属層２７を有する。この回路基板１は、半導体チップ５のバンプ電極５１が形成された面と対向するように、半導体チップ５と接合している。バンプ電極５１と金属層２７とが接合する接合部３００は、第１金属を含む第１領域３２０と、第１金属を含む海部と、第２金属を含む島部と、を有する海島構造からなる第２領域３４０と、を備えている。 （もっと読む）

【課題】本発明は、接合材料を微細ピッチで供給し電気的な接続が可能な電子部材を提供することを目的とする。
【解決手段】回路基板に設けられた一つ以上の接続端子に対して、電子部材に設けられた一つ以上の電極が接合層を介して電気的に接合され、前記接合層は焼結銀を主体として構成され、前記接合層と接していない電極表面の全面あるいは一部が酸化銀の粗化層であり、当該酸化銀の粗化層の厚さは４００ｎｍ以上５μｍ以下であり、前記酸化銀の層の最表面は１μｍより小さい曲率半径となっていることを特徴とする電子部品。 （もっと読む）

【課題】半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止し、半導体素子の電極端子と半導体素子接続パッドとを接合する半田が不足することがなく両者を良好に接続することが可能であるとともに、ソルダーレジスト層が剥がれることがなく配線導体の絶縁信頼性に優れる配線基板を提供すること。
【解決手段】絶縁基板１と、絶縁基板１の上面に形成された銅から成る配線導体３と、絶縁基板１および配線導体３上に被着されており、配線導体３の一部を半導体素子接続パッド４として露出させる開口部６ａを有するソルダーレジスト層６と、半導体素子接続パッド４の上面に被着された錫めっき層７とを備えた配線基板１０であって、配線導体３における半導体素子接続パッド４とソルダーレジスト層６との間に配線導体３が銅のままで露出する銅露出部８が形成されている。 （もっと読む）

【課題】電子部品及びインターポーザ基板の隙間を狭小化しても、電子部品及びインターポーザ基板の隙間を充分に確保することが出来るインターポーザ基板を提供すること。
【解決手段】基板本体１１と、前記基板本体１１の表面に設けられ、電子部品３０の突起端子３２を接続するための電極パッド１５を有する配線パターン１２と、前記配線パターン１２の前記電極パッド１５の周囲に選択的に形成され、前記電極パッド１５より半田の濡れ性が低い金属膜１３と、を備えるインターポーザ基板。 （もっと読む）

【課題】配線を設計通りの形状に形成することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板と、前記半導体基板の第１の面に位置する電極と、前記第１の面に設けられ、前記電極とオーバーラップする位置に開口部を有する絶縁膜と、を有する構造体を用意する工程と、前記絶縁膜の前記第１の面側の面とは反対側の第２の面に、樹脂突起を形成する工程と、前記電極および前記樹脂突起を覆う第１導電膜を前記第２の面に形成する工程と、前記第１導電膜の前記第２の面側の面とは反対側の第３の面に、前記第１導電膜の前記第３の面より反射率の低い第２導電膜を形成する工程と、前記第２導電膜の前記第３の面側の面とは反対側の第４の面に、フォトレジスト層を形成する工程と、前記フォトレジスト層の一部をマスク層で覆った状態で、前記フォトレジスト層を露光する工程と、前記フォトレジスト層を現像し、フォトレジストパターンを形成する工程と、前記フォトレジストパターンをマスクとして前記第１導電膜および前記第２導電膜をエッチングすることにより、前記第１導電膜から形成された配線であって、前記樹脂突起の少なくとも一部を覆い、かつ、前記電極と接続する前記配線を形成する工程と、を有する。 （もっと読む）

【課題】容易に電極部間のピッチを狭めたり、容易に電極部上に微小な半田バンプ形成したりすることができる回路基板等の技術を提供すること。
【解決手段】回路基板１０は、電極部２１を有する配線部２０を備える。電極部は、銅層２２と、銅層上の酸化銅層２３と、酸化銅層を貫通する孔２４とを有する。孔により露出された銅層露出部２５上には、フリップチップ実装用の半田バンプ１が形成される。半田バンプ形成時には、電極部上にクリーム半田等が塗布されて加熱される。半田は、銅には接着し易いが、酸化銅には接着にくい性質を有しており、この関係が利用される。つまり、クリーム半田加熱時には、半田バンプは、接着し易い銅層露出部上に形成され、酸化銅層上には形成されない。これにより、孔の大きさを調整することで、容易に微小な半田バンプを形成することができ、また、電極部の構造を複雑化する必要もないので、容易にピッチを狭めることができる。 （もっと読む）

【課題】 絶縁基板に配置された接続パッドに半導体素子の電極がはんだバンプを介して接合される配線基板において、接続パッドおよび電極のエレクトロマイグレーションによる空隙が抑制された配線基板を提供する。
【解決手段】 電子部品素子の搭載部１ａを有する絶縁基板１と、搭載部１ａから絶縁基板１の内部にかけて形成された貫通導体３と、銅または銅を主成分とする合金からなり、絶縁基板１の上面から貫通導体３の端部にかけて被着された、半導体素子４の電極５がはんだ６を介して接合される接続パッド２とを備え、平面視で貫通導体３の端部に被着された領域において、接続パッド２の上面にニッケルまたはニッケルを主成分とする合金からなる金属層８が被着されている配線基板である。金属層８によって接続パッド２のマイグレーションを抑制し、はんだ６に接合された接続パッド２の銅成分によって接続パッド２のマイグレーションを抑制できる。 （もっと読む）

【課題】本発明は、電気的信頼性を向上させる要求に応える実装構造体およびその製造方法を提供するものである。
【解決手段】電子部品２の電極パッド６は、銅または金を含む第１下地層７ａと、該第１下地層７ａおよび導体バンプ４に接続された、ニッケルを含む第１介在層８ａとを具備し、配線基板３の接続パッド１１は、銅または金を含む第２下地層７ｂと、該第２下地層７ｂおよび導体バンプ４に接続された、ニッケルを含む第２介在層８ｂとを具備し、電極パッド６および接続パッド１１に接続された、スズ、インジウムまたはビスマスを含む導体バンプ４は、第１介在層８ａの前記ニッケルが拡散してなる第１拡散層領域１８ａと、第２介在層８ｂの前記ニッケルが拡散してなる第２拡散層領域１８ｂとを具備し、第１拡散層領域１８ａは、第２拡散層領域１８ｂよりも厚みが小さい。 （もっと読む）

【課題】半導体素子を作製する方法を提供する。
【解決手段】半導体ダイの表面上に形成された複数の複合バンプを有する、半導体ダイを提供するステップであって、前記複合バンプは、可融性部分および非可融性部分を有する、ステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に複数の伝導性トレースを形成するステップであって、前記複合バンプは、前記相互接続部位よりも幅広い、ステップと、前記可融性部分が前記相互接続部位の頂面および側面を覆うように、前記複合バンプの前記可融性部分を前記相互接続部位に接着するステップと、前記半導体ダイと基板との間で前記複合バンプの周囲に封入材を堆積させるステップとを含む、半導体素子を作製する方法。 （もっと読む）

【課題】電子部品を配線基板から離した状態で実装する電子部品装置において、信頼性を向上させること。
【解決手段】基板１０ｘと、基板１０ｘの上に立設する金属材料からなる電極ポスト３０と、電極ポスト３０に接続電極４２が接合された電子部品４０とを含み、電極ポスト３０と電子部品４０の接続電極４２とは電極ポスト３０の金属材料と異なる金属を含む合金層３１（金・インジウム合金層など）によって接合されている。 （もっと読む）

【課題】信頼性の高い半導体装置を作製する。
【解決手段】回路配線基板２０と半導体パッケージ１０とを実装させた半導体装置１において、回路配線基板２０の表面にパターニングされた電極２１と、半導体パッケージ１０に電極端子としてアレイ状に形成された半田１１とが中間層３０を介して電気的に接続されていることを特徴とする。中間層３０は、加熱処理によって電極２１の上に成長させた層であり、半田１１の主たる成分及び電極２１の主たる成分を共に含有している。これにより、半田１１にかかる応力が緩和され、オープン不良が抑止された、信頼性の高い半導体装置１の実現が可能になる。 （もっと読む）

【課題】 Ｐｂを含まないＢｉ系はんだ合金により電子部品と基板を接合する際に、電子部品又は基板の最上層であるＮｉ含有層のＮｉとＢｉ系はんだ合金のＢｉとの反応を抑制し、確実な接合が可能な電子部品及び基板を提供する。
【解決の手段】 Ｐｂを含まずＢｉを８０質量％以上含有するＢｉ系はんだ合金を用いて接合する電子部品又は基板において、その電子部品又は基板の最上層であるＮｉ含有層の上に、厚さ０.０５〜８.００μｍのＺｎメタライズ層若しくは厚さ０.０５〜３.００μｍのＳｎメタライズ層を形成する。好ましくは、Ｚｎメタライズ層若しくはＳｎメタライズ層の上に、Ａｇ、Ａｕ、Ｃｕから選ばれる厚さ０.０５〜１.００μｍの第２のメタライズ層を成形する。 （もっと読む）

【課題】半田接続部に生じる熱応力の緩和効果を維持しつつ、半田接続部の耐疲労性を向上させることを可能にした半導体装置の製造方法を提供する。
【解決手段】実施形態においては、配線基板２の接続パッド４上にＳｎ合金からなる予備半田層１０を形成する。半導体チップ２の電極パッド５上にＳｎ合金からなる半田バンプ１３を形成する。予備半田層１０と半田バンプ１３とを位置合せしつつ接触させた後、予備半田層１０及び半田バンプ１３の融点以上の温度に加熱して溶融させ、Ａｇ及びＣｕを含むＳｎ合金からなる半田接続部６を形成する。予備半田層１０と半田バンプ１３のうち、予備半田層１０のみをＡｇを含むＳｎ合金で形成する。 （もっと読む）