【課題】 複数のチップ間または基板とチップとの間に期待される高精度アライメントを実現すること。
【解決手段】 複数のチップ間においてはんだバンプが溶融した場合に、複数のチップ同士の横方向の相対的な動きを規制する複数のスタッドの組合せが作成される。複数のチップ同士が複数のはんだバンプの溶融によって相対的に移動した場合であっても、相対的な動きが規制されて、複数のチップのそれぞれに設定された複数のはんだバンプ同士が所定の範囲内に整列するように、複数のチップ間に配置される複数のはんだバンプのピッチに従って配置されているところの任意のはんだバンプをリファレンスにした位置において、所定の幅を有する複数のスタッドの組合せが、複数のチップのそれぞれに作成される。 （もっと読む）

【課題】 より最適に半導体ウエハ同士の接合を行うことができる基板張り合わせ方法を提供する。
【解決手段】 基板張り合わせ方法は、第１条件下で、第１基板（Ｗ１）と第２基板（Ｗ２）とのそれぞれ被加工領域毎（ＥＳ）に設定された計測点のうち、予め選択された所定数のサンプル計測点（ＳＡ）の位置を計測する計測工程（Ｐ１１、Ｐ１２）と、サンプル計測点の計測位置を演算パラメータとして統計演算を行い、第１基準マーク及び第２基準マークを基準としたそれぞれの被加工領域の配列のオフセットなどを算出する算出工程（Ｐ１３）と、第１条件とは異なる第２条件下で、第１基板及び第２基板に対して表面を活性化させる表面活性工程（Ｐ１５）と、第２条件下で、第１基準マーク及び第２基準マークを観察しながら、算出工程の算出結果に基づいて第１基板と第２基板とを重ね合わせる重ね合わせ工程（Ｐ１８、Ｐ１９）と、を備える。 （もっと読む）

【課題】搭載部材の位置に合わせてＡＣＦを移動させ、搭載部材に正確にＡＣＦを貼り付けることを提供する。
【解決手段】ＡＣＦ貼付装置は、撮像部２１６と、位置検出部と、制御部２２３と、ＡＣＦを切断する切断部と、ＡＣＦ貼付部２３９と、を備える。位置検出部は、撮像部２１６により撮像された搭載部材７の端部の画像とアライメントマークの画像から、搭載部材７の端部の位置とアライメントマークの位置を検出する。制御部２２３は、検出されたアライメントマークの位置と搭載部材７の端部の位置から搭載部材７に対するＡＣＦの貼り付け位置を算出する。ＡＣＦ貼付部２３９は、制御部２２３が算出したＡＣＦの貼り付け位置に合わせて、切断部により切断されたＡＣＦを搭載部材７に貼付する。 （もっと読む）

【課題】フリップチップ実装の半導体装置において、パッケージ外部の設計を変更せずに、特定の端子の電位を変更できる半導体装置を提供する。
【解決手段】本発明の半導体装置は、外部端子にバンプを備えるＩＣチップと、前記ＩＣチップを搭載するパッケージとを備え、前記パッケージは、前記外部端子に第１の信号又は第２の信号を印加するインナーリード部を備える。前記インナーリード部は、前記ＩＣチップの搭載位置により、前記外部端子に印加する信号を、前記第１の信号又は前記第２の信号に変更可能なインナーリードのパターンを有する。 （もっと読む）

【課題】ＢＧＡの製造工程において、バンプランドの位置ずれ量が許容範囲を超えた不良品を容易に検出できる技術を提供する。
【解決手段】バンプランドの位置ずれ量を検出する不良解析用パターン２０は、ソルダレジスト膜１７をパターニングしてバンプランド１２Ｄおよび位置決め孔１５を露出させる工程で同時に形成される。不良解析用パターン２０は、大型配線基板１０の下面のデバイス領域１３から距離（Ｌ）だけ離れた位置に配置される。この距離（Ｌ）は、大型配線基板１０から個片化されたＢＧＡの外形を基準としたバンプランド１２Ｄの位置ずれ量の最大許容範囲に等しくなるように設定される。 （もっと読む）

【課題】この発明は液晶パネルにＴＣＰを精度よく実装することができるようにした実装装置を提供することにある。
【解決手段】液晶パネル４のＴＣＰ６が接続された側辺部の下面を支持するバックアップツール１７と、バックアップツールの上方に対向して配置され加圧用駆動源１６によって下降方向に駆動されることで、液晶パネルの側辺部の上面に仮圧着されたＴＣＰを加圧加熱して異方性導電部材５を溶融硬化させて本圧着するヒータ１５ｂを有する加圧ツール１５と、加圧ツールによって本圧着された液晶パネルの第１のリードとＴＣＰ６の第２のリードとのずれ量を測定する測定部４１と、測定部が測定した第１のリードと第２のリードのずれ量に基いて加圧用駆動源による加圧ツールの下降速度を制御してＴＣＰが液晶パネルに本圧着される前に加圧ツールの熱によって膨張する長さを設定する制御装置を具備する。 （もっと読む）

【課題】より高速に且つより高精度に２つの対象物の位置合わせを行うことが可能なアライメント技術を提供する。
【解決手段】ボンディング装置３０は、チップＣＰを保持するヘッド部３３Ｈと基板ＷＴを保持する基板保持部と、両対象物ＣＰ，ＷＴの相対位置誤差を測定する測定手段（撮像部３５ａ，３５ｂ等）とを備える。測定手段は、両対象物ＣＰ，ＷＴが対向配置され且つ基板ＷＴの載置面に平行な平面内においてチップＣＰが所定のボンディング位置（Ｘ、Ｙ）に配置された状態で、両対象物ＣＰ，ＷＴの各対向面とは反対側の面である２つの反対向面のうちの少なくとも一方面側（チップＣＰの上側および／または基板ＷＴの下側）から、チップＣＰに関するアライメントマークＭＣ１と基板ＷＴに関するアライメントマークＭＣ２とを撮像することによって、両対象物ＭＣ１の相対位置誤差を測定する。 （もっと読む）

【課題】撮像手段によって得られた撮像信号の画像範囲から位置合わせマークの座標を求めるときのサーチエリアを最小限に設定できるようにすること。
【解決手段】液晶セルもしくはＴＣＰに設けられた位置合わせマークを撮像する撮像カメラ１４，２５と、撮像カメラからの撮像信号に基いて位置合わせマークの位置を算出する演算処理部１６と、演算処理部によって算出された位置合わせマークの座標位置が格納蓄積される記憶部１８と、記憶部に格納蓄積された位置合わせマークの座標位置のバラツキに基いて撮像カメラの視野範囲における位置合わせマークをサーチするサーチエリアを設定する設定部１９を具備する。 （もっと読む）

【課題】認識マークを画像認識装置で正確に認識して半導体素子の電極と半導体素子接続パッドとを半田を介して正確に接続することが可能な配線基板およびその製造方法を提供すること。
【解決手段】半導体素子Ｓが搭載される絶縁基板１の上面に、半導体素子Ｓの電極Ｔが半田７を介して接続される半導体素子接続パッド３と、半導体素子Ｓを搭載するための位置決めの基準となる認識マーク５とを備え、半導体素子接続パッド３および認識マーク５の表面に半田７，８が溶着されて成る配線基板であって、半導体素子接続パッド３および認識マーク５は、各々同じ大きさの円形パターンにより形成されているとともに同じ大きさの半田７，８が溶着されて成り、且つ半導体素子接続パッド３および認識マーク５に溶着された半田７，８の頂面がプレスにより平坦化されている。 （もっと読む）

【課題】複数箇所に存在する細長い像を高解像度で一度に撮像する。
【解決手段】基板２００に部品を実装するための部品実装装置１００であって、撮像領域１２０が矩形である撮像手段１５０と、撮像領域１２０の長手方向に沿って入射する第一光３０１の第一光路１１１を撮像領域１２０の短手方向に分割される第一領域１２１を通過する第一撮像光路１３１に変更する第一反射部材１０１と、撮像領域１２０の長手方向に沿い第一光３０１と反対向きに入射する第二光３０２の第二光路１１２を第一領域１２１と短手方向に並ぶ撮像領域１２０内の第二領域１２２を通過する第二撮像光路１３２に変更する第二反射部材１０２とを備える。 （もっと読む）

【課題】２つの位置決めマークからの反射光の光路差及び光路方向を変更可能で、簡易小型化した装置を提供する。
【解決手段】同一平面上にない２つのワークにそれぞれ設けられた位置決めマークを照射する照明装置と、それぞれの位置決めマークからの反射光を撮像する撮像装置と、を備える。さらに、２つのワークと撮像装置との間に配設され、それぞれの位置決めマークからの反射光を、少なくとも２回垂直に反射させることにより、撮像装置までの反射光の光路長が同一となるように複数の光学素子を組み合わせてなる光路差変更手段と、を備える。 （もっと読む）

【課題】反りや垂れがなくなっている状態で、パネル基板などの基板とＦＰＣなどの電子部品とを精度よく接続することができる電子部品の実装装置および実装方法を提供する。
【解決手段】パネル基板１の圧着部を保持するバックアップ台１０にパネル基板１を反りや垂れがない状態で固定する基板固定機構を設けた。これにより、圧着ツール９による電子部品（ＦＰＣ２）の圧着時に、パネル基板１の反りや垂れを矯正し、認識時と圧着時のパネル基板１の姿勢を同じにすることで、位置ずれなく電子部品の高精度の実装を可能にした。 （もっと読む）

【課題】Ｘ方向の位置ズレやＹ方向の位置ズレを直ちに判別して短時間で正確に修正できるようにアライメントマークを改良し、アライメント作業の精度向上と時間短縮を図ることができるチップオンフィルムを提供する。
【解決手段】端子列１の両側に形成された十字形状のアライメントマーク２，２のＸ方向の帯状部２ａを挟んでＹ方向両側の入隅部に、相手部材のアライメントマークとして形成された方形マーク４ａ，４ｂを合わせたときに、アライメントマーク２，２のＹ方向の帯状部２ｂの両端部が相手部材の方形マーク４ａ，４ｂを越えてＹ方向両端側に突き出すように該両端部を延設したチップオンフィルムとする。Ｘ方向の帯状部２ａの一端部も方形マーク４ａ，４ｂからＸ方向一端側へ突き出すように延設する。Ｘ方向又はＹ方向に位置ズレが生じると帯状部２ｂ，２ａに凹部が形成されるので直ちに判り、位置ズレを修正できる。 （もっと読む）

【課題】はんだ疲労寿命の向上を実現し、低コストで信頼性の高いＬＥＤパッケージ実装構造体を提供する。
【解決手段】ＬＥＤパッケージ１０は、回路基板２０との実装面に対して垂直な方向に発光面１１を持ち、パッケージの側面あるいは側面と底面に接続用端子部１２１、１２２、１３１，１３２を備え、該接続用端子部を介して回路基板とはんだ接続される。さらに、ＬＥＤパッケージ中心側におけるＬＥＤパッケージ本体底面の電極端と回路基板の部品搭載用パッド端の相対位置関係を規定することによりはんだの形状を適正化する。 （もっと読む）

【課題】半導体チップ寸法に影響することなく、実装基板上電極と半導体チップ裏面電極の位置あわせ精度を向上させ、半導体チップを確実に実装できる実装方法及び半導体装置を提供する。
【解決手段】半導体装置は、表面に配線パターンを有する実装基板１０１と、実装基板１０１上に実装されており、透明基板１０４上に形成され、少なくとも裏面に接地電極１１０及び信号用電極１０９を含む配線パターンを有する半導体チップ１０５とを備えている。実装基板１０１及び半導体チップ１０５裏面にある配線パターンは、それぞれアライメント用の基準マーク１０６及び１１１を有している。 （もっと読む）

【課題】電子部品の品種（ＴＣＰやＩＣチップ）あるいは、その組合せの影響を受けることなく、従来保有している光学系の駆動機能のみで焦点距離補正を、簡易的な手段によって行う技術を提供する。
【解決手段】表示パネルの縁部に沿って複数の電子部品を並べ、該表示パネルの仕様に応じて異なる厚さの電子部品を搭載するＦＰＤモジュール実装装置において、電子部品を保持し搬送移動する搭載ヘッドと、電子部品および表示パネルのそれぞれに設けられたアライメントマークの画像を認識する画像認識部とを有し、搭載ヘッドにより表示パネルの縁部上方に保持された電子部品に設けられた第１のアライメントマークと画像認識部とを結ぶ光路上に光路長を調整する光路長調整部を設け、光路長調整部は、異なる光学的属性を有する少なくとも２つの光路長発生板で構成されることを特徴とする。 （もっと読む）

【課題】ＡＣＦテープ同士を接合して連結したＡＣＦテープの継ぎ目部位を検出可能にすることを目的とする。
【解決手段】白色または透明の台紙テープにＡＣＦ８を積層したＡＣＦテープの端部同士を接合して連結したＡＣＦテープ１３の継ぎ目を検出するＡＣＦ継ぎ目検出部５０を備えるＡＣＦ貼付装置であって、ＡＣＦ継ぎ目検出部５０は、ＡＣＦテープ１３を照明するための照明部５１と、照明されたＡＣＦテープ１３からの光を受光してＡＣＦテープ１３の継ぎ目部位を検出する検出センサ５３と、ＡＣＦテープ１３を挟んで検出センサ５３の反対側に配置した半透明板５２と、を備えている。 （もっと読む）

【課題】切断ラインと交差する部分の配線が断線することを防止できる、テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法を提供する。
【解決手段】テープ状基材と、前記テープ状基材上に形成され、切断ラインと交差するように延びる配線５と、前記配線５に設けられたスリット７とを具備する。前記スリット７は、前記切断ラインと交差するように設けられ、前記切断ラインとの交差部分において前記配線５を複数の配線要素５１に分割する。 （もっと読む）

【課題】ペリフェラル状配置のバンプとエリアアレイ状配置のバンプとが混在する半導体チップがフリップチップ接合される、電気的特性に優れた配線基板を提供する。
【解決手段】配線基板１は、半導体チップのバンプとフリップチップ接合される接続パッド１１、１２を備えた配線基板であって、前記配線基板の周辺部１ａの接続パッド１１は、ノン・ソルダーマスク・デファイン構造で形成され、前記配線基板１の中央部１ｂの接続パッド１２は、ソルダーマスク・デファイン構造で形成されている。 （もっと読む）

【課題】電極パッドの出来栄えに影響されることなくボンディングを行なうことができ、フリップチップ接続時の接続不良等を回避することができる、スタッドバンプのボンディング形成方法を提供する。
【解決手段】基板の電極上にバンプをボンディングにより形成する方法であり、予め設定されたボンディング位置座標と、そのボンディング位置座標における想定バンプ接合領域を、データ記憶部に記憶させる工程と、電極の画像を撮影し処理して電極のボンディング可能領域を識別する工程と、識別されたボンディング可能領域と、データ記憶部に記憶された想定バンプ接合領域との重複率を算出する工程と、算出された重複率が設定された値以上であるか否かを判定する工程と、前記重複率が設定値以上であると判定された場合に前記ボンディング位置座標にボンディングを行なう工程とを備える。 （もっと読む）