【課題】 複数のチップ間または基板とチップとの間に期待される高精度アライメントを実現すること。
【解決手段】 複数のチップ間においてはんだバンプが溶融した場合に、複数のチップ同士の横方向の相対的な動きを規制する複数のスタッドの組合せが作成される。複数のチップ同士が複数のはんだバンプの溶融によって相対的に移動した場合であっても、相対的な動きが規制されて、複数のチップのそれぞれに設定された複数のはんだバンプ同士が所定の範囲内に整列するように、複数のチップ間に配置される複数のはんだバンプのピッチに従って配置されているところの任意のはんだバンプをリファレンスにした位置において、所定の幅を有する複数のスタッドの組合せが、複数のチップのそれぞれに作成される。 （もっと読む）

【課題】電子部品を回路基板により精度良く実装することが可能な電子機器、電子部品、および基板アセンブリの製造方法を得る。
【解決手段】実施形態にかかる電子機器では、接合部は、第一導体部と第二導体部との間に介在し、第一導体部と第二導体部とを電気的に接続した。封止部は、少なくとも第一面と第二面との間に介在し、酸化膜を還元する還元剤を含み、接合部を封止した。位置決め部は、第一面から突出し、その突出側の端部が第一面と第二面との間に位置され、第二面に封止部が塗布された電子部品が第一面に載せられる際に当該第一面に沿って移動しようとした場合にあっても封止部と接触することにより電子部品が第一導体部と第二導体部とが対向した位置から外れるのを抑制する。 （もっと読む）

【課題】はんだリフローによりチップを基板にはんだ付けしても位置ずれの生じない凹膜段差を有するチップ実装用厚膜基板印刷パターン形成方法を提供する。
【解決手段】実装用基板２に設けた電極４の保護膜又は光反射材料膜となる厚膜７を用いて、チップ実装エリア部分のみを窓明けした凹部を形成する。厚膜７の膜厚を可能な限り厚くすることにより、凹部における段差を大きくし、チップの移動を抑制し、実装ズレを少なくすることができる。 （もっと読む）

【課題】電子デバイスを電子デバイス搭載部材に容易に搭載することができ、電子デバイス接続端子と電子デバイス搭載パッドとを電気的に接続させることができる生産性のよいモジュールを提供する。
【解決手段】電子デバイス搭載パッドを有する電子デバイス搭載部材基板部と第一の電子デバイス搭載部材凹部空間を形成する第一の電子デバイス搭載部材枠部と第二の電子デバイス搭載部材凹部空間を形成する第二の電子デバイス搭載部材枠部とからなる電子デバイス搭載部材と、蓋部材基板部と蓋部材凹部空間を形成する蓋部材枠部と蓋部材枠部に設けられている蓋部材鍔部とを備えている蓋部材と、電子デバイス接続端子を有する電子デバイスと、からなり、蓋部材凹部空間内に電子デバイスが配置され、電子デバイス搭載部材基板部と第二の電子デバイス搭載部材枠部とで挟まれている空間内に蓋部材鍔部が収納されていることを特徴とする。 （もっと読む）

【課題】回路基板の電極パッドを拡幅化することなく、電子部品の端子を回路基板の電極パッドに確実に実装する半導体装置の製造方法を提供する。
【解決手段】電子部品の第１の端子１２０ａにより加圧された際に前記第１の端子に対して回路基板２００の実装表面と平行な第１の抗力Ｆ１ａを作用させる、前記回路基板上に形成された第１の電極２２３ａに、前記第１の端子を接触させると共に、前記電子部品の第２の端子１２０ｂにより加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力Ｆ１ｂを作用させる、前記回路基板上に形成された第２の電極２２３ｂに、前記第２の端子を接触させる工程と、前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、を備える電子装置の製造方法。 （もっと読む）

【課題】半導体素子を基板に実装させる時にフラックスを使わなくても、高い信頼性でパッケージできる半導体素子パッケージ及びそのパッケージング方法を提供する。
【解決手段】本発明の半導体素子パッケージは、半導体素子と対向する基板の対向面には半導体素子が配置される収容領域の周辺部を取り囲む多数の突出物が設けられ、収容領域の大きさは、半導体素子の大きさよりも大きく形成され、突出物は基板上にパターニングされた金属配線に接着されて形成される。また、本発明のパッケージング方法は、基板で半導体素子が配置される収容領域の周辺部を取り囲むように基板に突出物を形成する段階と、半導体素子を突出物の内側の収容領域に落下させる段階と、半導体素子を基板上に実装させる段階とを含み、収容領域の大きさを半導体素子の大きさよりも大きく形成し、突出物は基板上にパターニングされた金属配線に接着されて形成されることを特徴とする。 （もっと読む）

【課題】簡易な構成で精度よく微細な接合対象物同士を位置あわせができる構造体を提供する。
【解決手段】第１の接合部１を有する第１の接合対象物の所定の箇所に開口１２を形成する。第２の接合部２を有する第２の接合対象物の前記開口１２と対向する位置に、前記開口１２の径よりも小さい径を有し加熱により体積膨張する性質を有する球状構造体３を配置する。前記球状構造体３が前記開口１２内に位置するように、前記第１の接合対象物と前記第２の接合対象物を仮配置する。加熱により、前記球状構造体３を前記開口１２内で前記開口１２の径の大きさまで体積膨張させることによって、前記第１の接合部１と前記第２の接合部２とを自己整合的に位置あわせする。 （もっと読む）

【課題】製造効率を向上させ、製造コストを下げることができる縁切位置決め型ワイヤボンディング構造及びリードピンの変位防止方法を提供する。
【解決手段】縁切位置決め型ワイヤボンディング構造は、回路基板５上に複数のボンディングパッド３が設けられている。ボンディングパッド３は、複数のリードピン１１を有する表面実装技術の電子部品１を接合し、リードピン１１より大きく、回路基板５の配列方向４上に位置する。少なくとも２つのボンディングパッド３には、リードピン１１の外側領域に対応した箇所に位置し、リードピン１１の周縁部を位置合わせし、変位することを防ぐために、少なくとも２つの縁切３１がそれぞれ設けられている。 （もっと読む）

【課題】半導体チップを挟む２枚の配線基板の間隔を一定に保持するとともに、該２枚の配線基板の接合位置を高精度に決めることのできる半導体装置及び半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体チップが実装された第１配線基板１０、及び第２の配線基板２０に、それぞれ対向する第１の孔部１１及び第２の孔部２１が設けられ、それらの孔部に金属球３０を設置して、前記第１及び第２の配線基板１０、２０と前記金属球３０の接触部分を互いに接合した。 （もっと読む）

【課題】半田の接合前の形状に影響されずに半田接合を良好にするための電子デバイスを提供する。
【解決手段】第１の素子１と、第１の素子１の上に形成されて少なくとも露出面が絶縁材から形成される柱状突起５と、柱状突起５の周囲に形成される複数の第１電極３とを有し、柱状突起５は、第１の素子１に対向して配置される第２の素子１１の上に形成された複数の突起電極１４の間に嵌め込まれ、第１電極３と突起電極１４は半田層４、１５を介して接続される。 （もっと読む）

【課題】歩留まりを低下させることなく、複数の半導体装置を一括形成することが可能な方法を提供すること。
【解決手段】支持板１９上に金属膜２１を形成する工程と、この金属膜２１上に、係合部を有する複数の接続プラグ１８を形成する工程と、それぞれの接続プラグ１８の係合部内に、複数の半導体チップ１３にそれぞれ設けられた各突起電極１７を挿入し、かつ接触させることにより固定するとともに、複数の半導体チップ１３を絶縁樹脂１５−１で覆う工程と、少なくとも突起電極１７を接続プラグの係合部内に挿入、接触させた後に、絶縁樹脂１５−１を硬化させる工程と、少なくとも金属膜２１をエッチングすることにより、接続プラグ１８に電気的に接続された配線パターン１６を形成する工程と、配線パターン１６の一部に電気的に接続されるとともに、配線パターン１６の他の部分とはソルダーレジスト膜１４により絶縁されるように半田ボール１２を形成する工程と、それぞれの半導体チップ１３の周囲およびその上方の絶縁樹脂１５−１を切断する工程と、を具備する。 （もっと読む）

【課題】半導体回路基板側と実装基板側との接合部の破壊の可能性を低減し、その保護を図る構造体を提供する。
【解決手段】フリップチップ実装装置は、実装基板２１上に半導体回路基板１１をフリップチップ接合させたフリップチップ実装装置であって、半導体回路基板１１の側面を含む平面に側面が含まれるような樹脂壁４１を備え、実装基板２１、半導体回路基板１１及び樹脂壁４１により空隙が画定されている。これにより、外部からの水分や粉塵等の流入を防ぐことができる。 （もっと読む）

【課題】電子部品の品種（ＴＣＰやＩＣチップ）あるいは、その組合せの影響を受けることなく、従来保有している光学系の駆動機能のみで焦点距離補正を、簡易的な手段によって行う技術を提供する。
【解決手段】表示パネルの縁部に沿って複数の電子部品を並べ、該表示パネルの仕様に応じて異なる厚さの電子部品を搭載するＦＰＤモジュール実装装置において、電子部品を保持し搬送移動する搭載ヘッドと、電子部品および表示パネルのそれぞれに設けられたアライメントマークの画像を認識する画像認識部とを有し、搭載ヘッドにより表示パネルの縁部上方に保持された電子部品に設けられた第１のアライメントマークと画像認識部とを結ぶ光路上に光路長を調整する光路長調整部を設け、光路長調整部は、異なる光学的属性を有する少なくとも２つの光路長発生板で構成されることを特徴とする。 （もっと読む）

【課題】電極にバンプが設けられた半導体素子に配線回路構造体を接続するに際し、バンプに高さのばらつきがあっても、該配線回路構造体の端子部が素子の電極に接するのを抑制し得る構造を、該配線回路構造体に付与すること。
【解決手段】ベース絶縁層１上に導体層２を回路パターンとして形成し、その上に端子部３を形成し、かつ、ベース絶縁層１の上面には、端子部の近傍に、支柱体４を形成する。
ここで、接続対象とする素子からのバンプの突起高さをＢとし、ベース絶縁層の上面を規準面として、支柱体の高さをＨ、端子部の高さをｈとし、端子部の層厚をｔとして、ｔ＜Ｂの場合には、Ｂ＜Ｈ＜ｈ＋Ｂとなるように、また、ｔ≧Ｂの場合には、ｈ＜Ｈ＜ｈ＋Ｂとなるように、支柱体の高さＨを決定する。これにより、支柱体がスペーサーとして働き、端子部の半田が素子の電極に達するような圧縮が抑制される。 （もっと読む）

【課題】半導体素子の位置ずれを防止するとともに、はんだ内のボイドの残留も防止する。
【解決手段】枠体１に形成した凹部５に、凹部５周辺の枠体１表面から接合表面３ａを突出させた状態で半導体素子３を収納するとともに、枠体１の凹部５に対応して基板２の表面にはんだ４を配置した状態で基板２と枠体１とを位置決めして重ね合わせることにより、枠体１から突出している半導体素子３の接合表面３ａと基板２の表面との間ではんだ４を挟持して、その挟持部分を基板２と枠体１との隙間から外部に連通した状態とし、この重ね合わせ状態の基板２と枠体１との間ではんだ４をリフローさせて基板２に半導体素子３を接合する。 （もっと読む）

【課題】電子部品の表面実装における生産性を向上させることが可能な回路基板を提供する。
【解決手段】回路基板１は、実装パッド２１が表面に形成された絶縁基板１０と、絶縁基板１０の上に積層されていると共に、実装パッド２１に対応する位置に第１の貫通孔３３が形成された絶縁被覆層３０と、絶縁被覆層３０の上に積層されていると共に、実装パッド２１に対応する位置に第２の貫通孔４１が形成された接着層４０と、を備えており、接着層４０は、絶縁被覆層３０においてＩＣデバイス６０の端子形成面６１ａと対向する部分の少なくとも一部に形成されている。 （もっと読む）

【課題】
半導体装置の製造時又は製造後において、半導体装置に含まれるはんだの溶融時における移動の防止を図った半導体装置の製造方法及びその方法により製造した半導体装置を提供することを目的とする。
【解決手段】
半導体チップが実装される基板の電極にはんだ部を形成する工程と、はんだ部の頭頂部分が露出するような厚さで基板上に樹脂層を塗布する工程と、樹脂層を硬化させる工程と、半導体チップの実装領域にわたって熱硬化性のアンダーフィル材を供給する工程と、半導体チップをはんだ部に向かい合わせて搭載する工程と、アンダーフィル材及びはんだ部を加熱する工程と、を備えることを特徴とする半導体装置の製造方法を提供する。
（もっと読む）

【課題】パッケージ基部、センサダイ、隔離プレートおよびパッケージ・インターフェース・プレートを備えるパッケージ組立体を提供する。
【解決手段】隔離プレート１０４は、センサダイ１０２に接合され、複数の可撓性ビームを有する。各可撓性ビームは応力を受けて撓むように構成され、それによってセンサダイ１０２に対するパッケージ基部１０８とセンサダイ１０２の間の熱的不整合の影響が低減される。パッケージ・インターフェース・プレート１０６は、隔離プレート１０４およびパッケージ基部１０８に接合される。パッケージ・インターフェース・プレート１０６は、各可撓性ビームが撓むことができる最大距離を制限するように構成される。 （もっと読む）

【課題】表面実装デバイスをプリント基板に強固に実装することができると共に、プリント基板を損傷させることなく表面実装デバイスのリペア作業を行うことができる、表面実装デバイスの実装構造体を提供する。
【解決手段】表面実装デバイスの実装構造体は、プリント基板１と、プリント基板１上の実装領域に実装用半田ボール２ａを介して実装された表面実装デバイスとしてのＢＧＡパッケージ２と、プリント基板１上の前記実装領域の周囲に配置された補強部材用ランド５と、補強部材用ランド５上に半田付けされた補強部材４とを備え、補強部材４とＢＧＡパッケージ２とが接着剤６を介して固着されている。 （もっと読む）

【課題】半導体素子と電子部品実装用基板との接続部分の信頼性を高めることができる電子部品の実装構造及び電子部品実装用基板の製造方法を提供する。
【解決手段】半導体素子７０の表面に形成された棒状の電極端子７１を、多層配線基板部１１ｂの表面に形成された壺状の開口部を有する接続端子１７に挿入し、接続端子１７内のはんだペースト１６で、電極端子７１と接続端子１７とをリフローはんだ付けで接合する。電極端子７１は、半導体素子７０と多層配線基板部１１ｂの熱膨張率の差に応じた位置ずれにより変形する。接続端子１７の入口部分（開口部１４ａ）は内部（開口部１３ａ）よりも狭いので、電極端子７１の先端部が接続端子１７の入口部分に引っ掛かり、電極端子７１と接続端子１７との接続が維持される。 （もっと読む）