説明

Fターム[5F044LL00]の内容

ボンディング (23,044) | フェイスダウンボンディング (4,630)

Fターム[5F044LL00]の下位に属するFターム

Fターム[5F044LL00]に分類される特許

141 - 160 / 322


【課題】チップ積層をウェハレベルで行うための電極接合に適した電極面の表面清浄活性化装置および電極接合装置を提供する。
【解決手段】本発明では、電極面の表面清浄活性化装置と、電極面同士の位置合わせを行うアライメント装置と、位置合わせされた電極を重ね合わせる重ね合わせ装置と、重ね合わされた電極同士を加圧する加圧装置とを有して構成された電極接合装置において、表面清浄活性化装置が、表面汚染層を除去するための清浄化部材111…と、金属蒸発源120とを有して構成されている。 (もっと読む)


【課題】半導体発光デバイスを実装するために前処理する方法を提供する。
【解決手段】発光デバイスは、サブマウントへの実装のための実装面を有する。本方法は、実装面以外の発光デバイスの少なくとも1つの表面を、その少なくとも1つの表面の表面エネルギーを低下させるように処理する段階を含み、これにより、発光デバイスが実装されるときに、実装面とサブマウントとの間に施工されるアンダーフィル材料が、少なくとも1つの表面を汚染しないようにされる。 (もっと読む)


【課題】電子部品の基体への接着強度を十分に高めて電子部品を確実に固定することができ、電子部品の端子間ピッチが狭小化されても、配線との接続を確実に実現できる電子部品の実装方法および電子部品内蔵基板の製造方法を提供する。
【解決手段】樹脂層11aに、電子部品30のバンプ32よりも柔らかい焼結金属導体等からなる導体12を焼成により形成し基体10を得る。その導体12が埋め込まれた貫通孔に電子部品30のバンプ32を位置決めして載置し、両者を押圧することにより、バンプ32を貫通孔内に挿入させて電子部品30の端子面を樹脂層11aに当接させる。このように電子部品30が樹脂層11aに密着固定された状態で、電子部品30を樹脂層40で覆い、樹脂層11a,40を硬化させる。その後、配線51,52等を形成し、受動部品60等を搭載して電子部品内蔵基板1を得る。 (もっと読む)


【課題】電子部品を配線基板に実装する際に、位置合わせが容易で、接続不良の発生を確実に防止できる配線基板及びその製造方法を提供する。
【解決手段】電子部品3に形成された金バンプ4と、配線パターンを備える配線基板2に形成され金バンプ4が嵌合された貫通孔5と、貫通孔5の内側面を被覆して形成されると共に金バンプ4と配線パターンとを接続する金属メッキ層6とを備える。貫通孔5は、外側ほど大径の開口部7aを備える。電子部品3は能動素子、受動素子または配線パターンを備える配線基板である。電子部品3に金バンプ4を形成する。配線パターンを備える配線基板2に貫通孔5を形成する。貫通孔5の内側面を被覆する金属メッキ層6を形成し、金属メッキ層6と配線パターンとを接続する。電子部品3を配線基板2に重ね合わせ押圧して、金バンプ4を貫通孔5に嵌合させ、電子部品3を配線パターンに接続する。 (もっと読む)


【課題】50ミクロンピッチ以下の微細ピッチ電極を有する半導体素子を基板上のパッドもしくは配線を接続する構造において、接続時の加熱または荷重負荷時に発生するバンプ間ショートや、高歪みによる接続部破断を防止しあるいは接触抵抗を低減し、高信頼性で高速伝送に対応可能な半導体装置を提供することにある。
【解決手段】基板と半導体素子は縦弾性係数(ヤング率)が65GPa以上600GPa以下のバンプと、錫、アルミニウム、インジウム、あるいは鉛のいづれかを主成分とする緩衝層を介して接続されており、バンプと基板上のパッドもしくは配線の対向した面の少なくとも一方に突起が形成され、超音波により接続することにより低温接続が可能な半導体装置。 (もっと読む)


【課題】実装タクトタイムを短縮でき、且つ、チップの特性劣化を防止できる実装方法を提供する。
【解決手段】実装基板20における各チップ10それぞれの搭載位置にチップ接続用電極21を形成するチップ接続用電極形成工程および実装基板20への搭載前の複数個のチップ10を載置するチップ支持用基板30において上記搭載位置に対応する各位置にチップ10を当該チップ10の実装用電極11を上面側として載置するチップ載置工程を含む接合準備工程を行い、その後、チップ支持用基板30と実装基板20とを対向配置してから各チップ10の実装用電極11および実装基板20の各チップ接続用電極21それぞれの表面を一括して活性化し、次に、実装用電極11とチップ接続用電極21との全部を常温下で接合し、続いて、チップ支持用基板30を各チップ10から引き離す。 (もっと読む)


【課題】織布からなる布製印刷回路基板を用いることで、異物感を最小限に抑えることができ、布製半導体素子のパッケージを容易に取り付けることができ、布製半導体素子のパッケージの生産性を向上することができる布製半導体素子のパッケージを提供する。
【解決手段】布製半導体素子のパッケージは、織布と、前記織布上に導電材をパターニングして形成されたリード部(lead)と、を有する布製印刷回路基板と、前記布製印刷回路基板のリード部に接続された電極部を有する半導体素子と、前記布製印刷回路基板と、前記半導体素子とを密封する成形部(molding)と、を含む。 (もっと読む)


【課題】半導体素子を基板上にフリップチップ実装し、両者の間に樹脂部材を充填してなる半導体装置において、フィラーを少なくして樹脂部材の注入性を上げたとしても、接続信頼性を良好に維持できるようにする。
【解決手段】半導体素子10と基板20とを、バンプ30を介して電気的に接合し、半導体素子10と基板20との隙間に樹脂よりなる樹脂部材40を充填してなる半導体装置において、樹脂部材40の内部に、樹脂部材40の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料よりなる部材50を配置した。 (もっと読む)


【課題】 微細な電気接続用バンプを用いて常温下で小さな力で接続される電子部品間の電気的な接続状態を安定化し、バンプの形成コストを低減することを目的とする。
【解決手段】 上記目的を達成するための電気接続用バンプ形成方法は、基板上に形成された配線が露出する通孔を有する膜である基部モールド膜を前記基板上に形成し、前記配線に接合されるとともに前記基部モールド膜の前記通孔の開口の周囲に被さる導電膜であるバンプ原形を形成し、前記バンプ原形の前記基部モールド膜上の部分である先端部をイオンミリングにより先鋭化し、前記基部モールド膜の少なくとも前記先端部の下部表層を除去する、ことを含む。 (もっと読む)


【課題】基板に実装された半導体チップの実装状態の良否を確実に判定することができるようにした実装装置を提供することにある。
【解決手段】半導体チップ4のバンプ4aを基板1に押圧しながら超音波振動を付与してバンプを基板に接合させて半導体チップを実装する実装ツール7と、基板に実装された半導体チップのバンプを半導体チップを介して撮像する赤外線カメラ33と、赤外線カメラの撮像信号を画像処理する画像処理部34と、画像処理部で処理された撮像信号からバンプのつぶれ度合を求めてバンプによる半導体チップの実装状態を判定する比較部37を具備する。 (もっと読む)


【課題】 プリント配線板組立ラインにおいて、電子部品の電極部やはんだバンプの酸化膜を除去し、適正なはんだ付けを行うことを目的とする。
【解決手段】 電子部品のはんだバンプ3の表面に接触し、表面の酸化膜を除去するための酸化膜除去ブラシ8と、酸化膜除去ブラシ8を振動させるブラシ用振動発生機10と、電子部品のはんだバンプ3を酸化膜除去ブラシに接触させた後、電子部品を移動させプリント配線板5上に載せる部品吸着ノズル4を設ける。 (もっと読む)


【課題】低背化が可能なこと、または、アンダーフィル材を簡単に形成することができること。
【解決手段】本発明は、半導体ウエハ10上に柱状電極40を形成する工程と、半導体ウエハ10上に第2半導体チップ20をフリップチップボンディングする工程と、半導体ウエハ10上に、柱状電極40及び第2半導体チップ20を覆うように封止する封止部30を形成する工程と、柱状電極40の上面及び第2半導体チップ20の上面が露出するように封止部30及び第2半導体チップ20を研削または研磨する工程と、封止部30および半導体ウエハ10を切断し第2半導体チップ20がフリップチップボンディングされ、柱状電極40が設けられた第1半導体チップ11を形成する工程と、を有することを特徴とする半導体装置の製造方法である。 (もっと読む)


【課題】 フレキシブルな基板にICチップ等の電子部品を振動により接着させても基板に傷が発生しないようにすること。
【解決手段】 この電子部品のボンディング方法は、ヘッド2が電子部品12を保持する工程と、この保持された電子部品12が第1所定位置に移動する工程と、基板として可撓性を有するフレキシブル基板11を採用し、このフレキシブル基板11が第2所定位置に移動する工程と、フレキシブル基板11を搭載する搭載面6aの表面粗さを0.01〜0.5μmとした基板搭載テーブル6がフレキシブル基板11を保持する工程と、ヘッド2または基板搭載テーブル6のいずれか一方または両者が振動することで電子部品12とフレキシブル基板11とが圧接接合される工程と、電子部品12がヘッド2による保持状態から非保持状態となる工程と、フレキシブル基板11が基板搭載テーブル6による保持状態から非保持状態となる工程と、を有する。 (もっと読む)


【課題】第1の回路基板と第2の回路基板との接合信頼性を向上させる回路基板接合構造体を提供する。
【解決手段】第1のバンプ電極2の第1の中心線L1と、第2のバンプ電極4の第2の中心線L2とが、重ならずに偏移するように、上記第1のバンプ電極2の頂面と上記第2のバンプ電極4の頂面とが、対向して接合されている。小面積の第2のバンプ電極4が塑性変形するときに、大面積の第1のバンプ電極2の側面までの距離が短い方は、自由端となり、バンプ電極の変形拘束をうけないため、小面積バンプ電極4が塑性変形するとき、大面積バンプ電極2の自由端の方向へ接合界面での横すべりが生じやすく、その結果、小面積バンプ電極4が容易に変形しやすくなる。 (もっと読む)


【課題】小型軽量化の要求を満たし、且つ信頼性の高いCOF用配線基板とその製造方法、並びにこれを用いたCOFを提供する。
【解決手段】絶縁フィルム1の片側面に金属配線が形成され、前記金属配線は、半導体素子7と接合するためのインナーリード9と、外部基板と接合するためのアウターリードを有しているCOF用配線基板において、半導体素子7が搭載される領域で且つインナーリード9が存在しない領域の絶縁フィルム1の厚さが、半導体素子7が搭載されない領域の絶縁フィルム1の厚さよりも薄く形成されている。 (もっと読む)


【課題】 回路基板と半導体素子との実装信頼性を向上するために接続部材に対する応力を緩和する。
【解決手段】半導体素子4の接続端子4Aに接続部材10を介して回路基板3と電気的に接続する実装構造であって、接続部材10は、柱状部2Aを有する導電性突起2を有し、半導体素子4の表面に水平な面で切った柱状部2Aの断面の断面積は、半導体素子4の接続端子4Aの表面積より小さい。回路基板3と半導体素子4とは、接続部材10の導電性部材2によって電気的に接合されている。 (もっと読む)


【課題】半導体装置の歩留り及び品質を向上を図る。
【解決手段】ベースフィルム31の上に複数の配線32が形成され、半導体チップ20の電極22に対応して露出して配置された配線32の接続部36を有するテープ基板30における接続部36と、半導体チップ20の複数の電極22とを電気的に接続するインナリードボンディングを行う。この際に、テープ基板30を、複数の配線32それぞれにおける延在方向の接続部36から外側箇所が、テープ基板30の厚さ方向Hに対して、接続部36よりベースフィルム31側に曲げ加工された状態(曲げ加工部M)にしておく。これにより、インナリードボンディング後にテープ基板30と半導体チップ20が接触してしまう、所謂エリアショートを防止することができる。したがって、製品の歩留りを向上させることができると共に、製品の品質を向上させることができる。 (もっと読む)


【課題】電極面積を小さくした場合であっても、導電性粒子を増やすことなく、電極同士で安定した電気的接続を可能とする電極接続装置及び電極接続方法を提供する。
【解決手段】圧着ヘッド42またはLSI配置ツール(図示せず。)には、LSI3が保持される部位に、LSI3の電極(LSIバンプ)を磁化させるバンプ磁化手段421が設けられ、バンプ磁化手段421が、LSI3を熱圧着させる前に、LSIバンプが位置する領域に水平方向(パネル搭載面に対し水平方向の)の磁場または電場を発生させることによって、LSIバンプを磁化させる。 (もっと読む)


【課題】半導体素子とインタポーザ基板との接合品質を安定化させる。
【解決手段】半導体装置1は、フィルム基板8に実装されてシリコンにより構成されたインタポーザ基板2と、液晶を駆動するためにインタポーザ基板2に実装された半導体素子3とを備え、インタポーザ基板2は、半導体素子3側に形成された基板突起電極4を有し、半導体素子3は、基板突起電極4と接合する素子突起電極5を有し、素子突起電極5の素子接合面の面積が、基板突起電極4の基板接合面の面積よりも大きい。 (もっと読む)


【課題】製造工程を簡素化しつつ、接続信頼性を向上することができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ウエハの、各半導体チップ形成領域における電極形成面上に突起部をそれぞれ形成し、突起部の形成されたウエハに対し、突起部を含んで半導体チップ形成領域の電極形成面全面を覆うように、電気絶縁性を有する接着部材を配置する。次に、接着部材の配置されたウエハを切り分けて複数の半導体チップとした後、接着部材を加圧して、突起部の先端部位を接着部材から露出させる。そして、接着部材から露出させた突起部を光学的な位置基準として、接着部材が配置された半導体チップと異なる半導体チップとを位置決めし、この位置決め状態でバンプを介して2枚の半導体チップの電極間を電気的に接続する。 (もっと読む)


141 - 160 / 322