【課題】バンプを有する第１の部品を、当該バンプを介して第２の部品に接合してなるバンプ接合構造体の製造方法において、沈み込み量のばらつきを抑制して安定した接合が実現できるようにする。
【解決手段】バンプ１３への超音波振動の印加を開始し、当該超音波振動の印加を続けながら、第１の荷重Ｆ１よりも大きい第２の荷重Ｆ２を、第１の部品１０および第２の部品２０に印加することにより、第１の工程の終了時点よりも更に第２の部品２０側へ第１の部品１０が沈み込むようにバンプ１３を潰して接合させる第２の工程において、第１の部品１０の第２の部品２０側への沈み込みによる変位量を沈み込み量としたとき、第２の工程では、第２の工程における沈み込み量ｘ２をモニタし、当該沈み込み量ｘ２が所定値になった時点で、超音波振動の印加を停止し、第２の荷重Ｆ２の印加のみとする。 （もっと読む）

【課題】 より最適に半導体ウエハ同士の接合を行うことができる基板張り合わせ方法を提供する。
【解決手段】 基板張り合わせ方法は、第１条件下で、第１基板（Ｗ１）と第２基板（Ｗ２）とのそれぞれ被加工領域毎（ＥＳ）に設定された計測点のうち、予め選択された所定数のサンプル計測点（ＳＡ）の位置を計測する計測工程（Ｐ１１、Ｐ１２）と、サンプル計測点の計測位置を演算パラメータとして統計演算を行い、第１基準マーク及び第２基準マークを基準としたそれぞれの被加工領域の配列のオフセットなどを算出する算出工程（Ｐ１３）と、第１条件とは異なる第２条件下で、第１基板及び第２基板に対して表面を活性化させる表面活性工程（Ｐ１５）と、第２条件下で、第１基準マーク及び第２基準マークを観察しながら、算出工程の算出結果に基づいて第１基板と第２基板とを重ね合わせる重ね合わせ工程（Ｐ１８、Ｐ１９）と、を備える。 （もっと読む）

【課題】電子デバイスを小型化、低背化し、且つコストを低減する手段を得る。
【解決手段】電子デバイスは、第１の電子素子２０と、第１の電子素子２０を搭載する絶縁基板１１と、を備えた電子デバイスであって、絶縁基板１１は一方の主面に第１の電子素子２０を搭載する電極パッド１２を有すると共に、他方の主面に実装端子１３を備え、第１の電子素子２０に設けた端子と電極パッド１２とは、接続用導電部材１５を介して導通接続されている。 （もっと読む）

【課題】半導体装置とプリント基板で適用可能なプロセスが異なる際に、コストあるいは回路面積の増加を抑制する。
【解決手段】半導体装置１は、その底面に規則的に配置された複数の裏面電極１０を備える。複数の第１裏面電極１０ａは、Ｍ行Ｎ列（Ｍ、Ｎは４以上の整数）のマトリクス状に配置される仮想的な格子点のうち、半導体装置１の最外周の複数の第１格子点３０ａに対応する箇所に設けられる。複数の第２裏面電極１０ｂは、最外周を除く（Ｍ−２）行（Ｎ−２）列の格子点から複数の格子点を間引いた結果残る複数の第２格子点に対応する箇所に配置される。 （もっと読む）

【課題】半導体チップに熱及び圧力を伝えるツールへの封止樹脂の付着を抑制しながら、高い接合信頼性を実現することのできる半導体パッケージの製造方法を提供する。
【解決手段】突起状電極を有する厚みが１５０μｍ以下の半導体チップに、該半導体チップに熱及び圧力を伝えるツールを接触させ、封止樹脂を介して該半導体チップを対向基板に接合する半導体パッケージの製造方法であって、前記ツールと前記半導体チップとの接触面の面積が、前記半導体チップの面積よりも小さく、前記接触面のエッジと前記半導体チップのエッジとの最短距離（ｄ_１）が、前記ツールの全周において、０μｍより大きく２００μｍ以下である半導体パッケージの製造方法。 （もっと読む）

【解決課題】特殊な技術や装置を必要とせず、接合の際に電気的な接続を歩留まりよく確立可能な、パッケージされたデバイス及びパッケージング方法並びにそれに用いられるパッケージ材の製造方法を提供する。
【解決手段】電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板１０と、ビア配線２１を配設してかつキャビティ２２を有するパッケージ材２０とを接合して成る。ビア配線２１と一体化した接続用バンプ２４がキャビティ２２内に突出しており、かつデバイスに接続された配線接続用パッド１２が接続用バンプ２４と対向して接続していることにより、接続用バンプ２４を経由してデバイスがビア配線２１に配線接続している。 （もっと読む）

【課題】５０ミクロンピッチ以下の微細ピッチ電極を有する半導体素子を基板上のパッドもしくは配線を接続する構造において、接続時の加熱または荷重負荷時に発生するバンプ間ショートや、高歪みによる接続部破断を防止しあるいは接触抵抗を低減し、高信頼性で高速伝送に対応可能な半導体装置を提供する。
【解決手段】基板２０と半導体素子１は縦弾性係数（ヤング率）が６５ＧＰａ以上６００ＧＰａ以下のバンプ１１と、錫、アルミニウム、インジウム、あるいは鉛のいづれかを主成分とする緩衝層１２を介して接続されており、バンプ１１と基板２０上のパッドもしくは配線２１の対向した面の少なくとも一方に突起が形成され、超音波により接続することにより低温接続が可能な半導体装置。 （もっと読む）

【課題】上下の半導体チップ間の隙間を維持しつつ、アンダーフィル樹脂の充填前における半導体チップ間の接続強度を高めることを可能にした積層型半導体装置を提供する。
【解決手段】実施形態の半導体装置１は、第１の半導体チップ２と、第１の半導体チップ２上に積層された第２の半導体チップ３とを具備する。第１および第２の半導体チップ２、３は、バンプ接続体６を介して電気的に接続されている。第１および第２の半導体チップ２、３の少なくとも一方には、ストッパ用突起７と接着用突起８とが設けられている。ストッパ用突起７は、第１および第２の半導体チップ２、３の他方に非接着状態で接触している。接着用突起８は、第１および第２の半導体チップ２、３に接着されている。 （もっと読む）

【課題】 信頼性の高い電子装置を提供すること。
【解決手段】 外表面に電極31を有する電子部品３と、基板本体21、および基板本体21の一方主面に設けられ電子部品３の電極31と電気的に接続された電気配線22を含む配線基板２とを備え、基板本体21の表面と、電子部品３の下面とは、直接接合している電子装置１である。電子部品３と配線基板２との間には別体の部材が存在しない。よって、異なる部材同士の境界が減少するので、剥離の可能性を低減できる。 （もっと読む）

【課題】より高速に且つより高精度に２つの対象物の位置合わせを行うことが可能なアライメント技術を提供する。
【解決手段】ボンディング装置３０は、チップＣＰを保持するヘッド部３３Ｈと基板ＷＴを保持する基板保持部と、両対象物ＣＰ，ＷＴの相対位置誤差を測定する測定手段（撮像部３５ａ，３５ｂ等）とを備える。測定手段は、両対象物ＣＰ，ＷＴが対向配置され且つ基板ＷＴの載置面に平行な平面内においてチップＣＰが所定のボンディング位置（Ｘ、Ｙ）に配置された状態で、両対象物ＣＰ，ＷＴの各対向面とは反対側の面である２つの反対向面のうちの少なくとも一方面側（チップＣＰの上側および／または基板ＷＴの下側）から、チップＣＰに関するアライメントマークＭＣ１と基板ＷＴに関するアライメントマークＭＣ２とを撮像することによって、両対象物ＭＣ１の相対位置誤差を測定する。 （もっと読む）

【課題】半導体チップの搭載時における位置ずれや短絡不良の発生が抑制される半導体装置を提供する。
【解決手段】端面ＣＥＧを有し、電気回路を含む半導体素子ＣＨＰと、半導体素子ＣＨＰの電気回路と電気的に接続される複数のリードフレームＬＦと、半導体素子ＣＨＰを覆うように形成される樹脂材料ＭＲとを備えている。上記リードフレームＬＦの半導体素子ＣＨＰ側の端部には半導体素子ＣＨＰの端面ＣＥＧに沿って延びるとともに半導体素子ＣＨＰの端面ＣＥＧに連なる裏面ＣＨＰｂに対向する位置にまで延びる半導体素子保持部ＩＬ１，ＩＬ２が形成されている。 （もっと読む）

【課題】半導体素子を保護することができ、且つ、半導体素子の貼り剥がしを容易とするフリップチップ型半導体裏面用フィルムを用いた半導体装置の製造方法を提供する。
【解決手段】 ダイシングテープとフリップチップ型半導体裏面用フィルムとを備えるダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であって、フリップチップ型半導体裏面用フィルムは、半導体素子の裏面に形成する際に半導体素子の裏面に対向しない側の表面粗さ（Ｒａ）が、硬化前において、５０ｎｍ〜３μｍの範囲内であり、ダイシングテープ一体型半導体裏面用フィルム上に半導体ウエハを貼着する工程と、半導体ウエハをダイシングする工程と、ダイシングにより得られた半導体素子をピックアップする工程と、半導体素子を被着体上にフリップチップ接続する工程とを具備する半導体装置の製造方法。 （もっと読む）

【課題】接続部に不具合の生じにくい構造を備えた電子部品の実装構造体を提供する。
【解決手段】電子部品４の実装構造体１０は、コアとなる樹脂の表面の長手方向に沿う複数箇所が金属からなる導電膜で覆われた構造を有するバンプ電極２３を備えた電子部品４と、金属端子１２を備えた基板１１とを電気的に接続することで構成されており、バンプ電極２３の金属端子１２と接続される位置に、金属端子１２との接触領域を少なくとも二分割する溝部が形成されている。 （もっと読む）

【課題】樹脂コアを有するバンプ電極を備えた電子部品を簡便かつ確実に実装でき、歩留まりよく電子部品実装体を製造する方法を提供する。
【解決手段】本発明の電子部品実装体の製造方法は、コアとなる樹脂の表面に導電膜が形成されたバンプ電極を有する電子部品と、金属端子を有する基板とを電気的に接続してなる電子部品実装体の製造方法であって、電子部品の少なくともバンプ電極を加熱し、樹脂の硬度を上昇させる加熱工程と、硬度を上昇させたバンプ電極を金属端子に接触させた状態で電子部品を基板に押圧し、電子部品を実装する実装工程と、を有することを特徴とする。 （もっと読む）

【課題】コストの上昇を抑えながら高い信頼性の接合を実現することができる半導体装置の製造方法を提供する。
【解決手段】半導体素子に設けられた第１の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第１の層を設け、前記半導体素子が搭載される搭載部材に設けられた第２の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第２の層を設ける（ステップＳ１）。前記第１の電極を構成する金属が固相拡散する温度未満、かつ前記第２の電極を構成する金属が固相拡散する温度未満の温度で、前記第１の層の表面に存在する酸化膜及び前記第２の層の表面に存在する酸化膜を還元する（ステップＳ２）。前記第１の層及び前記第２の層を互いに固相拡散接合する（ステップＳ４）。 （もっと読む）

【課題】基板の第１電極に、半導体素子の第２電極を超音波接合することにより半導体素子を実装する方法において、第１電極と第２電極との間の金属接合を、求められる接合強度を確保しながら、少なくとも銅を含む金属間の接合として実現する半導体素子の実装方法を提供する。
【解決手段】第１電極３と第２電極５との間の金属接合を、少なくとも銅を含む金属間の超音波接合として行う際に、少なくとも第１電極３と第２電極５との接合界面の周囲に還元性を有する接合補助剤７が存在する状態にて超音波接合を行う。これにより、第１電極３と第２電極５との接合界面に既に形成されている銅の酸化膜６を除去できるとともに、超音波接合の実施に伴って接合界面に酸化膜が形成されることを抑制することができる。 （もっと読む）

【課題】貫通電極を有する半導体基板の積層時に、半導体基板の破損を防止する。
【解決手段】突起電極１１７が形成された第２基板１００上に、貫通電極４０が形成された第１基板１０が積層され、貫通電極４０には凹部２８を有し、凹部２８に突起電極１１７が入り込んで積層され、凹部２８の開口幅に対して、突起電極１１７の先端幅が小さくなっている。 （もっと読む）

【課題】電子部品を接続して半導体装置を製造する際に、加熱加圧ツールに接続材料が付着することを防止するツール保護材において不具合を発生させることなく、加熱加圧ツールの汚染を防止し、歩留りを向上させることができる半導体装置の製造方法を提供すること。
【解決手段】相対向する第１電子部品１及び第２電子部品２の間に接続材料４を介在させ、第１電子部品１を加熱加圧ツール３によって加熱及び加圧し、第１電子部品１及び第２電子部品２を接続して半導体装置を製造する際、加熱加圧ツール３の加熱加圧面３１と第１電子部品１の被加熱加圧面である背面１３との間に、加熱加圧面３１と同等の大きさで、金属箔、シリコンチップ、及びセラミックシートのいずれか一つからなるツール保護材５を介在させて加熱及び加圧を行う。 （もっと読む）