説明

Fターム[5F044LL01]の内容

ボンディング (23,044) | フェイスダウンボンディング (4,630) | 直接ハンダ付け状態 (1,160)

Fターム[5F044LL01]の下位に属するFターム

Fターム[5F044LL01]に分類される特許

41 - 60 / 1,142


【課題】3次元実装された半導体素子間の空間の充填を容易かつ確実に行うことができる積層フィルムを提供する。
【解決手段】積層フィルムは、接続用部材41bを介して電気的に接続された半導体素子間の空間を充填するための積層フィルムであって、基材1上に粘着剤層2が積層されたダイシングシートと、粘着剤層上に積層された硬化性フィルム3とを備え、硬化性フィルムの50〜200℃における最低溶融粘度は、1×10Pa・s以上1×10Pa・s以下である。 (もっと読む)


【課題】作業効率の向上を実現することができるチップピックアップ方法およびチップ実装方法ならびにチップ実装装置を提供することを目的とする。
【解決手段】一のチップを一のエリアからピックアップした後に、次にピックアップすべきチップを特性情報に基づいて決定するピックアップチップ決定工程において、次にピックアップされるチップとしての適格性を有する適格チップをマップデータを参照してサーチして、同一のエリア内に存在する適格チップを優先的に次にピックアップすべきチップとして決定し、当該エリア内に適格チップが存在しない場合には、当該エリアとの近接度合いが最も高いエリア内に存在する適格チップを、次にピックアップすべきチップとして決定することにより、ピックアップヘッドの相対移動によるピックアップ動作において、ウェハの端から端までの相対移動を反復実行する無駄な動作時間を削減して、作業効率を向上させることができる。 (もっと読む)


【課題】本発明は、表面実装部品の2つの電極間のショートを防止して、表面実装部品を金属パターンにはんだ付けできる半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、基板と、該基板の上に形成された第1金属パターンと、該基板の上に形成された第2金属パターンと、一端に第1電極が形成され他端に第2電極が形成された表面実装部品と、該第1電極と該第1金属パターンを固定する第1はんだと、該第2電極と該第2金属パターンを固定する第2はんだと、該表面実装部品を覆い、該表面実装部品を該第1電極の外側と該第2電極の外側から挟むように形成された溝を有するモールド樹脂と、を備えたことを特徴とする。 (もっと読む)


【課題】被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムの一方の面のみに、セパレータが積層された半導体装置製造用フィルムにおいて、半導体素子に貼り着けられた後、セパレータが剥離されたか否かを識別できる半導体装置製造用フィルムを提供すること。
【解決手段】 被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムの一方の面のみに、セパレータが積層された半導体装置製造用フィルムであって、セパレータの波長400nm〜700nmにおける反射率が30%以上100%以下である半導体装置製造用フィルム。 (もっと読む)


【課題】基板の損傷を最小化する半導体チップ除去装置を提供する。
【解決手段】本発明の実施形態による半導体チップ除去装置は、半導体チップがバンプによって実装された基板を支持するステージと、前記半導体チップより広い照射面積のレーザービームを前記基板へ照射するレーザーと、前記レーザービームを前記半導体チップへ局部的に透過させ、前記レーザービームによって加熱された前記半導体チップを前記基板から分離するピッカーと、を含むことを特徴とする。 (もっと読む)


【課題】チップ積層体の外部接続用電極として機能する第1のバンプ電極間がショートしないように、第1のバンプ電極に精度よくはんだを形成可能な半導体装置の製造方法を提供する。
【解決手段】ボンディングツール34によりはんだ搭載用基板50の他面を保持すると共に、第2のバンプ電極55に形成されたはんだ57を加熱により溶融させ、はんだ搭載用基板の第2のバンプ電極をチップ積層体40の第1のバンプ電極17と対向配置させる工程と、第2のバンプ電極に形成され、かつ溶融したはんだを、チップ積層体の第1のバンプ電極に接触させた後、チップ積層体からはんだ搭載用基板を離間させることで、第1のバンプ電極にはんだを転写させる工程と、を含む。 (もっと読む)


【課題】積層された複数の部材の接続信頼性を向上することのできる技術を提供する。
【解決手段】積層された配線基板2上の半導体チップ3を含むワークWをクランプして、各部材を圧着する圧着装置1は、ワークWを挟み込んでクランプする上クランパ部27および下クランパ部28が対向して設けられている。ここで、上クランパ部27は、クランプ面27a側から遠ざかる方向に冷却部32および加熱部33がこの順に設けられ、クランプ面27aに押し当てられたワークWを加熱するように冷却部32および加熱部33で温度調節を行うものである。また、下クランパ部28は、支持ブロック36およびこれから起立して並べられた複数の支持ロッド37を有して、複数の支持ロッド37の先端でワークWをフローティング支持したまま上クランプ部27のクランプ面27aに押し当てるものである。 (もっと読む)


【課題】ストレスインデックスが低いアンダーフィル材を用いた高信頼性のフリップチップ型半導体装置を提供する。
【解決手段】配線基板、配線基板2にフリップチップ接続された半導体素子、配線基板と半導体素子の間隙を充填するアンダーフィル材4から構成される半導体装置で、アンダーフィル材の硬化後の硬化物のガラス転移温度が90℃〜130℃であり、25℃での線膨張係数が15〜30ppm/℃であり、25℃での弾性率が3〜7GPaであり、かつ25℃での線膨張係数と25℃での弾性率の積であるストレスインデックスが100以上150以下である半導体装置。 (もっと読む)


【課題】製造コストの増加を抑えつつ球状体を搭載する搭載処理の効率を向上させる。
【解決手段】半田ボール300を保持する吸着ヘッド2と、吸着ヘッド2を支持する支持部3と、載置部11に載置された基板400に対して近接および離反する上下方向に沿って支持部3を移動させる移動機構4とを備えて、半田ボール300を基板400に搭載する搭載処理を実行可能に構成され、搭載処理の実行時において吸着ヘッド2が基板400に近接したときの吸着ヘッド2の移動速度を減速させる減速機構5を備え、減速機構5は、搭載処理の実行時において載置部11に当接すると共に上下方向に沿って移動可能に支持部3に連結された当接部51と、支持部3に対する当接部51の相対的な移動の向きと同じ向きに沿って支持部3に作用する抗力を生成するバネ61およびダンパ62で構成された抗力生成部52とを備えている。 (もっと読む)


【課題】半導体チップ及び基板間や2つの半導体チップ間の接続性を良好にでき、且つ、保存安定性を確保できる半導体封止用接着剤を提供すること。
【解決手段】半導体チップ10及び配線回路基板20のそれぞれの接続部15、32が互いに電気的に接続された半導体装置100、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において、接続部を封止する半導体封止用接着剤40であって、(a)第一級又は第二級窒素原子含有化合物と、(b)エステルと、(c)エポキシ樹脂と、を含有する、半導体封止用接着剤。 (もっと読む)


【課題】ソルダーレジスト層に良好な半田バンプの形成が可能な開口形状を備えるプリント配線板及びその製造方法を提供すること。
【解決手段】層間絶縁層と、上記層間絶縁層上に形成された導体パターンと、上記層間絶縁層上及び上記導体パターン上に設けられ、上記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層と、上記開口部の内部に形成された半田バンプとを有するプリント配線板であって、上記開口部の形状は、平面視ティアドロップ形状又は平面視n角形状(n≧3)であることを特徴とするプリント配線板。 (もっと読む)


【課題】半導体チップと配線基板との接続信頼性が高い半導体パッケージを提供すること。
【解決手段】本半導体パッケージは、複数の電極パッドを有する半導体チップと、前記半導体チップを搭載する、複数の電極パッドを有する配線基板と、を有し、前記半導体チップの複数の電極パッドは、第1電極パッドと、前記第1電極パッドよりも外周側に配置された第2電極パッドと、を含み、前記配線基板の複数の電極パッドは、第3電極パッドと、前記第3電極パッドよりも外周側に配置された第4電極パッドと、を含み、前記第1電極パッドと前記第3電極パッドとは、接合部を介して接続されており、前記第2電極パッドと前記第4電極パッドとは、ピンを含む接合部を介して接続されている。 (もっと読む)


【課題】LGAをプリント配線板の第1の面に接着性樹脂を含むはんだペーストではんだ付けした回路基板において、第2の面をリフロー加熱する際、はんだの溶融膨張による噴出を防止すること。
【解決手段】下面に接続端子301を複数配置したLGA3が、接着性樹脂を含むフラックスとはんだ粉末とを含むはんだペースト2によって、少なくとも第1の面110において複数の接続端子301と対応する位置にそれぞれランド111が形成されたプリント配線板1にはんだ付けされた回路基板4であって、ランド111の外周を取り囲む位置に凸領域部113を備え、ランド111の外周と凸領域部113の内周との間には距離Aが設けられており、プリント配線板1は、第1の面110の反対側の第2の面120においてチップ部品6がはんだ付けされている、回路基板4である。 (もっと読む)


【課題】はんだリフローによりチップを基板にはんだ付けしても位置ずれの生じない凹膜段差を有するチップ実装用厚膜基板印刷パターン形成方法を提供する。
【解決手段】実装用基板2に設けた電極4の保護膜又は光反射材料膜となる厚膜7を用いて、チップ実装エリア部分のみを窓明けした凹部を形成する。厚膜7の膜厚を可能な限り厚くすることにより、凹部における段差を大きくし、チップの移動を抑制し、実装ズレを少なくすることができる。 (もっと読む)


【課題】搭載対象体に対して球状体を確実に搭載させる。
【解決手段】半田ボール300を吸着する第1吸気口25aが吸着面22aに形成された吸着ヘッド11と、半田ボール300が通過可能な挿通孔71が形成されて吸着ヘッド11による余剰な半田ボール300の吸着を規制するマスク17の上面17aと吸着面22aとが近接または接触している装着状態においてマスク17の下面17b側から半田ボール300を供給する供給部(本体部100)とを備え、吸着ヘッド11は、装着状態のマスク17を吸着して吸着面22aに密着させる第2吸気口26aが吸着面22aに形成されて構成されている。 (もっと読む)


【課題】 はんだ接合の品質を維持しながら、半導体パッケージ部品と基板を耐久性ある強度で連結する。
【解決手段】 半導体パッケージ部品3を基板1にマウントし、基板1と半導体パッケージ部品3の外周部と間に接着剤を塗布する際、第一塗布として接着剤6aを基板1上に塗布し、その上に第二塗布として接着剤6bを半導体パッケージ部品3の外周部と接着剤6aを結合するように塗布し、その後リフローしてハンダ溶融し、接着剤6a及び6bを硬化させた後、ハンダ接合を凝固させる場合、第一塗布の接着剤部60aの断面積S1と第二塗布の接着剤部60b断面積S2の関係が、S1≦S2を満たす。 (もっと読む)


【課題】モールド工程において、モールド流れの導きと流速バランス取りが可能な非アレイバンプのフリップチップモールドの構造体を提供する。
【解決手段】基板110は、はんだマスク層112に覆われる上表面111を有し、複数のパッド113と少なくとも1つのモールド流れガイドバー114を設置する。モールド流れガイドバー114は、パッド無し空白区域Aに設置され、かつパッド113とはんだマスク層112を越える高さHを有して突起状に形成される。チップ120は複数個のバンプ121を有し、かつ基板110上にフリップチップ接合されることで、バンプ群121をパッド群113に接合させ、チップ120と基板110との間にモールド流れ間隙Sを形成する。モールド封止材130は上表面111に形成されてチップ120を密封し、モールド流れ間隙Sに十分充填されてバンプ群121とモールド流れガイドバー114を密封している。 (もっと読む)


【課題】低オン抵抗特性を有するパワーMOSトランジスタのスイッチング特性を、従来以上に改善した高効率パワーMOSトランジスタを実現する。
【解決手段】Finger形状電極からなるソース電極8とドレイン電極9の間をFinger形状電極の一方の端部GE1から他方の端部GE2まで延在するゲート電極6と、層間絶縁膜7に形成されたコンタクトホールを介してゲート電極6の端部GE1、GE2とそれぞれ接続されるゲート引き出し電極と、前記層間絶縁膜7上を被覆するパッシベーション膜12と、該パッシベーション膜12の開口に露出する前記ゲート引き出し電極の一部となるゲート接続電極G1、G2と、該ゲート接続電極G1、G2に形成された突起電極25を備える半導体チップ100を、該突起電極25を介して、BGA基板200の表面201に形成された低抵抗のゲート電極シャント用基板配線23に接続する。 (もっと読む)


【課題】鉛フリーはんだ組成のBGA等のはんだバンプを形成し半導体装置と実装用基板を接続する半導体パッケージにおいて、耐衝撃特性に優れ、高い接続信頼性を有する半導体パッケージ等の電子部品装着を提供する。
【解決手段】GA等のはんだ端子を有する半導体装置1と半導体装置と接続する実装用基板3、半導体装置と実装用基板の間に介在させるアンダーフィル4からなる半導体パッケージ等の接続構造に対して、アンダーフィルにダイラタンシー特性を有する組成を用いることによって、落下等の衝撃に対してはんだ接合部にかかる衝撃を劇的に緩和し、耐落下等の衝撃特性を向上させることを可能にした。また、アンダーフィルにはんだ接合部に対して酸化防止効果を有する組成を選択することによって、経時での接続信頼性が向上する。 (もっと読む)


【課題】半導体チップを基板にフェイスダウン実装してなるフェイスダウン型実装構造において、半導体チップと基板電極との接続状態を適切に視認できるようにする。
【解決手段】一方の主面11に主面電極14を有する半導体チップ10と、一面21上に基板電極22を有する基板20とを備え、一方の主面11を基板20の一面21に対向させた状態で、半導体チップ10が基板20の一面21上に搭載されてなるフェイスダウン実装型の実装構造において、半導体チップ10の一方の主面11の外郭に位置する側面13には、主面電極14と導通し一方の主面11から側面13に亘って延設された導体部15が設けられており、半導体チップ10の側面13にて、導体部15と基板電極22とが導電性接合材30を介して接続されている。 (もっと読む)


41 - 60 / 1,142